<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 數(shù)字直放站中CPRI協(xié)議的FPGA實(shí)現(xiàn)

          數(shù)字直放站中CPRI協(xié)議的FPGA實(shí)現(xiàn)

          作者: 時(shí)間:2009-05-06 來源:網(wǎng)絡(luò) 收藏
          0 引 言
          隨著移動(dòng)通信的發(fā)展。通信網(wǎng)絡(luò)覆蓋范圍已經(jīng)成為衡量通信網(wǎng)絡(luò)運(yùn)行的重要標(biāo)準(zhǔn),直接影響著運(yùn)營商的經(jīng)濟(jì)效益。而的發(fā)展應(yīng)用,已成為提高運(yùn)營商網(wǎng)絡(luò)質(zhì)量,解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問題,增強(qiáng)網(wǎng)絡(luò)覆蓋的主要手段之一。一個(gè)基站可以與幾個(gè)相連,可以組成鏈狀、星型、樹型等靈活的拓?fù)浣Y(jié)構(gòu),使基站的覆蓋范圍大大增加。同時(shí),既節(jié)省空間,又降低成本,提高了組網(wǎng)的效率。
          但由于傳統(tǒng)模擬設(shè)備間沒有統(tǒng)一的協(xié)議規(guī)范,無法滿足系統(tǒng)廠商與直放站廠商的兼容,無法實(shí)現(xiàn)基站和直放站之間更有效的互通,從而限制了兩者之間控制和數(shù)據(jù)的可靠傳輸。2003年6年,由包括愛立信、華為、NEC、北電網(wǎng)絡(luò)及西門子5大集團(tuán)合力制定了(Common Public Radio Interface)接口。該組織成立的主要目的是制定這個(gè)接口的標(biāo)準(zhǔn)協(xié)議,從而使該接口成為一個(gè)公共的可用的指標(biāo)。開放的接口為3G基站產(chǎn)品和2G直放站在增加效益,提高靈活性方面提供了便利。

          1 協(xié)議概述

          CPRI規(guī)范定義了物理層和鏈路層兩層協(xié)議,能實(shí)現(xiàn)基帶IQ信號(hào)傳輸時(shí)分復(fù)用,其協(xié)議結(jié)構(gòu)圖如圖1所示。物理層用千兆以太網(wǎng)的標(biāo)準(zhǔn),傳輸?shù)臄?shù)據(jù)采用8 B/10 B編解碼,通過光模塊串行發(fā)送,為達(dá)到所要求的靈活度和成本效益,線路比特速率有614.4 Mb/s,1228.8 Mb/s和2 457.6 Mb/s三種。鏈路層定義了一個(gè)同步的幀結(jié)構(gòu)。幀結(jié)構(gòu)包括基本幀和超幀,每個(gè)基本幀的幀頻為3.84 MHz,包括16個(gè)時(shí)隙,根據(jù)線路比特率的不同,每個(gè)時(shí)隙的大小分別為1 B。2 B,4 B。其中第一個(gè)時(shí)隙為控制時(shí)隙,其余15個(gè)時(shí)隙為I/O數(shù)據(jù)時(shí)隙,用來傳送I/O數(shù)據(jù)流。超幀則由256個(gè)基本幀構(gòu)成,256個(gè)基本幀的控制時(shí)隙共同構(gòu)成超幀的控制結(jié)構(gòu)(如圖2所示),同時(shí),定義了快速C/M通道(以太網(wǎng))和慢速C/M通道(HDLC),用于傳送控制類和管理類的數(shù)據(jù),可以對直放站進(jìn)行維護(hù)。

          本文引用地址:http://www.ex-cimer.com/article/192069.htm

          2 硬件實(shí)現(xiàn)方案
          2.1 方案對比
          對于CPRI硬件實(shí)現(xiàn)方案,有以下幾種方案可以選擇:
          (1)PMC方案。采用PMC7830或PMC7832芯片,這一類芯片把CPRI協(xié)議全部集成在芯片內(nèi)部,只留出接口,使用簡單方便,可完全支持用于無線基站連接的公共射頻接口(CPRI)規(guī)范。
          (2)用帶ROCKET IO的實(shí)現(xiàn)CPRI協(xié)議,此方法靈活性高,但開發(fā)時(shí)間周期會(huì)比較長,影響產(chǎn)品開發(fā)。
          (3)與SCAN25100相結(jié)合。由實(shí)現(xiàn)CPRI的成解幀及相關(guān)接口設(shè)計(jì),SCAN25100負(fù)責(zé)完成8 B/10 B編解碼和高速串并轉(zhuǎn)換。鏈路層的幀協(xié)議修改方便,而物理層則由芯片完成,使用簡單,性能穩(wěn)定。開發(fā)成本較低,且擴(kuò)展性好。
          (4)FPGA與TLK4015相結(jié)合。TLK4015是4通道、0.6~1.5 Gb/s通道收發(fā)器,當(dāng)系統(tǒng)需要多的通道數(shù)時(shí),使用該方案可以減少電路板尺寸。
          2.2 硬件詳細(xì)設(shè)計(jì)
          該設(shè)計(jì)采用第3種的硬件實(shí)現(xiàn)方案,整個(gè)硬件實(shí)現(xiàn)由5個(gè)部分組成,如圖3所示,分別為CPRI鏈路層協(xié)議實(shí)現(xiàn)模塊,CPRI物理層協(xié)議實(shí)現(xiàn)模塊、光傳輸模塊、時(shí)鐘管理模塊和系統(tǒng)配置與監(jiān)控模塊。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: CPRI FPGA 數(shù)字 直放站

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();