基于SoPC的嵌入式語音處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘 要：介紹一種基于SoPC技術(shù)實(shí)現(xiàn)的語音處理系統(tǒng)的設(shè)計(jì)方法。系統(tǒng)主要由CyeloneⅡFPGA內(nèi)嵌NiosⅡ軟核處理器及音頻編／解碼芯片構(gòu)成；通過構(gòu)建嵌入式Linux操作系統(tǒng)來實(shí)現(xiàn)對(duì)音頻信號(hào)的采集和回放處理。詳細(xì)介紹通過SoPCBuilder配置NiosⅡ嵌入式處理器、外圍設(shè)備及接口的過程，以及嵌入式Linux操作系統(tǒng)在SoPC系統(tǒng)上的移植過程。利用SoPC系統(tǒng)的可裁減性以及嵌入式系統(tǒng)的可移植性，可使該設(shè)計(jì)作為一個(gè)子系統(tǒng)應(yīng)用在如網(wǎng)絡(luò)會(huì)議的視頻電話中，該方法對(duì)SoPC系統(tǒng)的開發(fā)研究具有較高的參考價(jià)值。
關(guān)鍵詞：片上系統(tǒng)；嵌入式Linux；音頻編碼；音頻解碼；軟核處理器

0 引 言
可編程的片上系統(tǒng)(System on PrograromableChip，SoPC)是現(xiàn)代計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)、EDA技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。它可以將處理器、存儲(chǔ)器、I／O接口、硬件協(xié)處理器和普通的用戶邏輯等系統(tǒng)設(shè)計(jì)需要的功能模塊都集成到1片F(xiàn)PGA芯片內(nèi)部，實(shí)現(xiàn)MCU，DSP和FPGA的完美結(jié)合，這將是未來嵌入式系統(tǒng)的發(fā)展趨勢(shì)，在儀器儀表、手持設(shè)備上有著廣闊的應(yīng)用前景。
在此利用SoPC技術(shù)設(shè)計(jì)了語音處理系統(tǒng)，包括語音的采集和回放處理，該系統(tǒng)可以作為音視頻監(jiān)控系統(tǒng)、VoIP等系統(tǒng)的語音處理模塊。

1 系統(tǒng)構(gòu)成方案
1．1 系統(tǒng)硬件構(gòu)成
設(shè)計(jì)的嵌入式語音處理系統(tǒng)的硬件結(jié)構(gòu)如圖1所示。系統(tǒng)的主控部分由CycloneⅡEP2C35系列FPGA芯片、外圍電路及語音編解碼芯片構(gòu)成。EP2C35是Altera公司推出低成本FPGA芯片，該芯片具有33 216個(gè)邏輯單元(LE)、105個(gè)M4KB RAM塊、RAM總位數(shù)是483 840 b、4個(gè)鎖相環(huán)和35個(gè)嵌入式乘法器以及豐富外部擴(kuò)展引腳。

CycloneⅡ系列FPGA片內(nèi)結(jié)構(gòu)是以32 b NiosⅡ處理器作為核心，NiosⅡ處理器是AItera公司的第二代用戶可配置的、采用流水線技術(shù)、單指令流的32位RISC內(nèi)嵌處理器，基于通用FPGA架構(gòu)的軟CPU內(nèi)核，其性能超過200 DMIPS。NiosⅡ處理器內(nèi)核有3種類型，分別是快速型、經(jīng)濟(jì)型和標(biāo)準(zhǔn)型，用來滿足不同的設(shè)計(jì)要求。
音頻部分主要由語音編解碼芯片TLV320AIC23和外部輸入／輸出器件構(gòu)成；通過麥克風(fēng)采集模擬音頻信號(hào)，經(jīng)過AIC23轉(zhuǎn)換為數(shù)字音頻信號(hào)，由NiosⅡ處理器進(jìn)行語音的存儲(chǔ)及傳輸；NiosⅡ處理器輸出的數(shù)字音頻信號(hào)經(jīng)過AIC23轉(zhuǎn)換為模擬音頻信號(hào)，通過耳機(jī)播放。系統(tǒng)內(nèi)部包括UART，以太網(wǎng)接口等可以方便地實(shí)現(xiàn)系統(tǒng)的擴(kuò)展，實(shí)現(xiàn)諸如IP電話的系統(tǒng)設(shè)計(jì)。
1．2 主控芯片F(xiàn)PGA的配置
主控芯片F(xiàn)PGA的配置是通過SoPC Builder在CycloneⅡFPGA開發(fā)平臺(tái)上實(shí)現(xiàn)的。根據(jù)需求，該系統(tǒng)主要配置如下：標(biāo)準(zhǔn)型NiosⅡ處理器、片上SDRAMMT46V16M16、以太網(wǎng)芯片LAN91C111，F(xiàn)LASH存儲(chǔ)器件AM29LVl28M，SSRAM器件CY7C1380C，UART，JTAG UART，PLL鎖相環(huán)、定時(shí)器Timer，DMA，I2C，AIC23等控制器核。其中以太網(wǎng)芯片、FLASH存儲(chǔ)器件、SSRAM器件通過Avalon三態(tài)總線橋與Avalon Switch Fabric連接，所有的外圍接口通過AvaIon Switch Fabric與NiosⅡ處理器連接。通過SoPC Builder添加的主要外圍接口如圖2所示。

系統(tǒng)添加外圍器件的控制核后，經(jīng)過SoPC Builder定義生成系統(tǒng)，集成SoPC Builder系統(tǒng)到QuartusⅡ工程，進(jìn)行引腳分配，編譯硬件設(shè)計(jì)，生成配置文件．sof和．ptf文件。SoPC Builder是一個(gè)自動(dòng)化的系統(tǒng)開發(fā)工具，能夠非常容易地在一個(gè)設(shè)計(jì)中加入NiosⅡ處理器以及其它外設(shè)接口。

2 系統(tǒng)接口設(shè)計(jì)
系統(tǒng)主要模塊在FPGA片內(nèi)生成，外部接口主要是TLV320AIC23與CycloneⅡEP2C35的硬件接口設(shè)計(jì)。
TLV320AIC23(AI(223)是TI公司的一款高性能的立體聲音頻編解碼器，設(shè)計(jì)中通過其自帶的A／D，D／A轉(zhuǎn)換器來完成模擬音頻信號(hào)的采樣和數(shù)字音頻信號(hào)的D／A轉(zhuǎn)換工作；AIC23中的模／數(shù)與數(shù)／模轉(zhuǎn)換器使用了多比特sigma―delta工藝，并在內(nèi)部集成了高采樣率的數(shù)字內(nèi)插濾波器。該器件的數(shù)字傳輸字長(zhǎng)可以是16，20，24，32 b，它支持8～96 kHz的采樣率。AIC23內(nèi)部有11個(gè)配置寄存器，可通過控制接口來配置該器件的寄存器，AIC23的控制接口有SPI，I2C兩種規(guī)格。模式終端狀態(tài)決定了控制接口的形式，在設(shè)計(jì)中MODE接數(shù)字地表示利用I2C控制接口對(duì)AIC23傳輸控制數(shù)據(jù)。I2C總線是Philips公司開發(fā)的一種雙向兩線多主機(jī)總線，它能方便地實(shí)現(xiàn)芯片間的數(shù)據(jù)傳輸與控制。CS接數(shù)字地定義了在I2C總線上A IC23的7 b外設(shè)地址為“0011010”。該系統(tǒng)的I2C接口使用GPIO一I2C，即用2根通用的I／O口作為I2C時(shí)鐘線SCL和數(shù)據(jù)傳輸線SDA，通過軟件實(shí)現(xiàn)I2C協(xié)議。
AIC23芯片與數(shù)字系統(tǒng)的接口有右判斷模式、左判斷模式、I2S模式和DSP模式4種。設(shè)計(jì)中使用I2S數(shù)據(jù)傳送模式。I2S總線是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn)，廣泛應(yīng)用于各種多媒體系統(tǒng)。數(shù)字音頻接口由時(shí)鐘信號(hào)BCLK、數(shù)據(jù)信號(hào)DIN和DOUT、同步信號(hào)LRCIN和LRCOUT組成。應(yīng)當(dāng)說明：BCLK在主動(dòng)方式下是輸出，而在從動(dòng)方式下是輸入。AIC23的IP核包I2S發(fā)送／接收模塊、輸入／輸出FIFO存儲(chǔ)器模塊，AIC23的IP核結(jié)構(gòu)如圖3所示。