MC8051單片機IP核的FPGA實現(xiàn)與應(yīng)用
加入技術(shù)交流群
長期以來，單片機以其性價比高、體積小、功能靈活等方面的獨特優(yōu)點被廣泛應(yīng)用。但受其內(nèi)部資源的限制，單片機需要在片外擴展相關(guān)資源。為了達(dá)到處理速度和控制靈活性方面的需求，采用微控制器和可編程邏輯器件設(shè)計單片機嵌入式系統(tǒng)。隨著現(xiàn)場可編程邏輯陣列(FPGA)及EDA技術(shù)的發(fā)展，百萬門級的FPGA、可重構(gòu)的嵌入式MCU核、功能復(fù)雜的IP核及各種功能強大的EDA工具的出現(xiàn)，實現(xiàn)將MCU、存儲器和一些外圍電路集成到一個芯片成為可能。隨著IP核技術(shù)在FPCA中的應(yīng)用，特別是MCU IP核技術(shù)的發(fā)展。出現(xiàn)了性能不同的嵌入式MCU軟核。MCS-51系列MCU是目前應(yīng)用時間最長、最普及、可獲得應(yīng)用資料最多的功能強大的8位MCU，建立805l MCU可綜合IP核對于各種嵌入式系統(tǒng)和片上系統(tǒng)(SOC)的應(yīng)用。針對8051MCU的應(yīng)用前景，出現(xiàn)了幾個比較典型的805l IP核，如DW8051核．OpenCore組織的0C8051核及T51核，MC805l核等。這些IP核都是采用HDL語言描述的軟MCU內(nèi)核，其與工藝無關(guān)，能夠在多種FPGA上進(jìn)行邏輯綜合及實現(xiàn)。這里采用免費的MC805lIP核，通過對MC8051結(jié)構(gòu)原理的分析，詳細(xì)論述其在FPCA中的實現(xiàn)及應(yīng)用。
2 MC8051 IP核基本結(jié)構(gòu)及原理
MC8051是與MCS一5l系列微處理器指令集完全兼容的8位嵌入式微處理器，通過芯核重用技術(shù)，可廣泛應(yīng)用在一些面積要求比較苛刻，而對速度要求不是很高的片上系統(tǒng)中。
2．1 MC8051功能特點
采用完全同步設(shè)計：指令集和標(biāo)準(zhǔn)8051微控制器完全兼容；指令執(zhí)行時間為l～4個時鐘周期，執(zhí)行性能優(yōu)于標(biāo)準(zhǔn)805l微控制器8倍左右；用戶可選擇定時／計數(shù)器、串行接口單元的數(shù)量，最多可增加到256組；新增特殊功能寄存器用于選擇不同的定時／計數(shù)器、串行接口單元；可選擇是否使用乘法器(乘法指令MUL)；可選擇是否使用除法器(除法指令DIV)；可選擇是否使用十進(jìn)制調(diào)整功能(十進(jìn)制調(diào)整指令DA)；I/0口不復(fù)用，無雙向數(shù)據(jù)I／O端口，輸入、輸出端口獨立；內(nèi)部帶256Byte RAM；⑾最多可擴展至64 KB的ROM和64 KB的RAM；與工藝無關(guān)，可通過修改VHDL源代碼擴
展及參數(shù)化設(shè)置。
2．2 MC8051結(jié)構(gòu)及設(shè)計層次
圖1給出MC805l_eore的頂層設(shè)計模塊及其子模塊，包括頂層的各個信號端口及3個存儲器模塊。同時給出了頂層的輸入輸出I／O口。定時/計數(shù)器和串行接口單元，對應(yīng)于圖中的MC805l_tmrctr和MC8051_siu模塊，數(shù)量可選擇，圖中用虛線表示。MC8051 IP核與工業(yè)標(biāo)準(zhǔn)8051單片機不同，MC8051的輸入、輸出并口分別映射到獨立的端口上。其頂層各I／O信號的描述如表l所示。
MC805lIP核的設(shè)計層次及對應(yīng)的VHDL文件如圖2所示嘲。它由定時／計數(shù)器、ALU算數(shù)邏輯單元、串行接口單元和控制單元組成。RAM及ROM模塊不包括在IP核內(nèi)，處于設(shè)計的頂層，方便于不同的應(yīng)用設(shè)計及仿真。
評論