基于FPGA的線陣CCD驅動時序及 模擬信號處理的設計
加入技術交流群
電荷耦合器CCD具有尺寸小、精度高、功耗低、壽命長、測量精度高等優(yōu)點，在圖像傳感和非接觸測量領域得到了廣泛應用。由于CCD芯片的轉換效率、信噪比等光電特性只有在合適的時序驅動下才能達到器件工藝設計所要求的最佳值，以及穩(wěn)定的輸出信號，因此驅動時序的設計是應用的關鍵問題之一。通用CCD驅動設計有4種實現(xiàn)方式：EPROM驅動法；IC驅動法；單片機驅動法以及可編程邏輯器件(PLD)驅動法。
基于FPGA設計的驅動電路是可再編程的，與傳統(tǒng)的方法相比，其優(yōu)點是集成度高、速度快、可靠性好。若要改變驅動電路的時序，增減某些功能，僅需要對器件重新編程即可，在不改變?nèi)魏斡布那闆r下，即可實現(xiàn)驅動電路的更新?lián)Q代。
2 CD 1501D CCD工作參數(shù)及時序分析
2．1 TCDl50lD CCD工作參數(shù)
所選器件是日本TOSHIBA公司的TCDl50lD CCD作為光電傳感器，該芯片是高靈敏度、低噪聲和寬動態(tài)范圍的線陣CCD器件。主要參數(shù)如下：
光敏像元數(shù)：5000個 像元尺寸：7μm×7μm×7μm
光譜響應范圍：300～l 000 nm靈敏度：10．4～15．6V/Lx．s
動態(tài)范同典型值：3 000 nm飽和曝光度典型值：0.23Lx．s
驅動時鐘頻率最大值：12 MHz
該器件正常工作的驅動脈沖主要有：復位時鐘RS、移位脈沖φ1、φ2和轉移脈沖SH。該器件具有5 000個有效像元，正常工作還需要76個虛設單元輸出(dummy outputs)信號。由于該器件是兩列并行傳輸，所以在一個周期內(nèi)至少需要2538個φ1(或φ2)時鐘脈沖才能完成一幀圖像轉移。
2．2 驅動時序分析
各驅動時序之間正確的先后關系是保證CCD正常工作的前提。具體時序關系如圖1所示。
3 CCD輸出信號的采集
CCD器件輸出的原始信號中除了有用的信號外，還夾雜著各種噪聲和干擾，主要有光子噪聲、散粒噪聲、暗電流噪聲、復位噪聲以及輸出噪聲等，而影響最大的是復位噪聲。通過理論及實驗可知，相關雙采樣是消除復位噪聲最有效的方法之一。其原理是利用復位噪聲在同一像素周期內(nèi)近似為常數(shù)，因此，只要把同一像素周期內(nèi)的參考電平和信號電平進行兩次采樣，再進行相減，即可消除復位噪聲。
3．1 內(nèi)部信號處理
與其他線陣CCD不同的是TCDl50lD內(nèi)部包含有采樣保持電路。由圖1可知，OS經(jīng)SH脈沖采樣后，得到所有視頻信號的包絡，經(jīng)CP箝位電平后輸出一個大概為5 V左右的直流分量，兩個波形再通過差分即可得到有用的視頻信號。若要保證信號的不失真輸出，則t12和t18需越小越好，必須滿足時間最小值要求，即讓采樣脈沖SH和箝位脈沖CP對OS信號在很短時間內(nèi)準確地對陰影部分信號電平和參考電平分別進行采樣，然后兩者差分。輸出視頻信號的示意圖如圖2所示，圖2(a)中的陰影部分是有用的視頻信號，白色部分是參考電平，圖2(b)是相關雙采樣后CCD每個像元中視頻信號包絡的集合，是一個負極性的離散模擬信號，圖2(c)是翻轉之后的正極性信號。這個過程相當于對CCD輸出信號進行內(nèi)部CDS，由于CCD內(nèi)部時序要求非常嚴格，在某些情況下可以采用外部的相關雙采樣技術，在實際應用中可根據(jù)具體情況選擇使用內(nèi)部采樣處理還是外部采樣處理。
評論