<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的RS編碼器的設計與實現(xiàn)

          基于FPGA的RS編碼器的設計與實現(xiàn)

          作者: 時間:2009-03-09 來源:網絡 收藏

          3 RS編碼乘法器的Verilog語言描述
          下面以RS(15,9)為例描述有限域的乘法實現(xiàn)思路如下:

          根據上面的式子可以寫出RS(15,9)的6個乘法器。如:與g0相乘的結果


          其余乘法器的描述方法與此類似。完成對乘法域的語言描述,剩下的工作就是對加法器的描述了,由于加法實現(xiàn)比較簡單,這里就不做介紹了。接下來就是控制輸出信息位還是校驗位的開關都是比較好設計的。



          關鍵詞: FPGA RS編碼器

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();