基于Xilinx器件的CPRI協(xié)議實現(xiàn)方法

引言
目前，分布式基站主要采用兩種開放式接口標準：無線設備和無線設備控制部分分離的CPRI接口（Common Public Radio Interface）標準，還有基帶處理、射頻、網(wǎng)絡傳輸和控制層面都分離的OBSAI接口（Open Base Station Architecture Initiative）標準。

CPRI主要針對WCDMA標準，實現(xiàn)相對容易，支持廠商以Ericsson、華為、Siemens、Nortel、NEC等為代表；OBSAI接口研發(fā)有一定難度，標準完善相對復雜，支持廠商以Nokia、Samsung、中興、Alcatel、烽火、首信等。本文就是在CPRI協(xié)議的基礎上，介紹了一種在CDMA系統(tǒng)中使用CPRI的邏輯設計方法，并給出了仿真波形。

協(xié)議簡介
針對REC（Radio Equipment Control）和RE（Radio Equipment）之間或者兩個RE之間的IQ數(shù)據(jù)、控制和管理數(shù)據(jù)及同步信息的傳送，CPRI定義了L1和L2層協(xié)議，其架構見圖1。

圖1 CPRI協(xié)議架構簡圖

圖2 CPRI在系統(tǒng)中的位置

在L2層上，CPRI支持兩種控制模式：HDLC協(xié)議和以太網(wǎng)協(xié)議，所有的這些控制命令都是和用戶層面的IQ數(shù)據(jù)交織在一起，以時分復用的形式在電傳輸線或者光纖中傳輸，另外協(xié)議還給廠家預留了一部分時隙，可以用來傳輸廠家自定義的信息。

CPRI協(xié)議可支持四種數(shù)據(jù)速率，分別是614.4Mb/s、1.2288Gb/s、2.4576Gb/s和3.0720Gb/s，這里的速率指的是光纖中串行信號的速率。因為CPRI主要是針對WCDMA制定的，其基本幀周期是1/3.84MHz，而CDMA基本幀為1/1.2288MHz，為了兼容CDMA的速率，在使用CPRI協(xié)議時需要進行調(diào)整，可以發(fā)現(xiàn)在25個CPRI幀的時間內(nèi)，可發(fā)送8個CDMA基本幀，為了便于數(shù)據(jù)的對齊，參照圖3的映射關系，在每3個CPRI幀的時間內(nèi)傳送1個CDMA幀，最后多余的第25個CPRI幀用來傳送RSSI信息，這樣就可以在CPRI的3個基本幀中實現(xiàn)CDMA多路載波的復用，根據(jù)協(xié)議，最多可支持21路載波的復用。

參照CPRI協(xié)議，每256個CPRI幀構成一個超幀，每150個超幀的長度為10ms，稱為一個無線幀。協(xié)議規(guī)定每個超幀的起始字傳輸K碼，利用K碼來同步超幀和基本幀，并根據(jù)加入載波和控制字的位置進行解幀、組幀，本次設計中采用K28.5進行同步，每收到150個K碼標志時的時間長度為10ms。

圖3 CPRI幀和CDMA幀的映射關系

控制字命令在每個基本幀的首個16比特傳輸，CPRI協(xié)議留有空余的位置，允許用戶傳輸自定義的控制字，各個廠家的控制字可以不同。

邏輯實現(xiàn)
CPRI在整個系統(tǒng)中的位置如圖2所示，它是整個邏輯設計的最外層，直接與光口連接，其中光口0用來連接上一級RE或者REC，光口1連接下一級RE。在設計中采用支持SERDES IP CORE的Xilinx Virtex5器件，每個SERDES IP CORE可以支持兩個光口，方便級聯(lián)，在接收端，SERDES可以直接將光電轉換器傳過來的串行差分信號轉換為并行數(shù)據(jù)輸出，并恢復出相對應的隨路時鐘，在發(fā)送端，SERDES將隨路時鐘和并行數(shù)據(jù)轉換為串行的差分信號輸出，除此之外，還可以提供串并過程中的同步K碼指示、接收信號錯誤指示、數(shù)據(jù)重新排列以及發(fā)送端數(shù)據(jù)的預加重等功能。
光纖中采用1.2288Gb/s的傳輸速率，按照協(xié)議規(guī)定的幀格式，得出式1：
（1）
其中，fclk代表時鐘的工作頻率，之所以乘以（10/8）是因為在并串轉換時需要進行8B/10B編碼，導致位數(shù)增加，由式1求得時鐘頻率為61.44MHz，這個頻率就是CPRI模塊以及SERDES參考時鐘的頻率。

1 下行鏈路
CPRI的下行鏈路模塊的功能：對于本級RE，主要完成載波和控制字的分離；對于下一級RE，主要完成基帶信號的透傳。

數(shù)據(jù)的流程可以描述為下行鏈路模塊從光口0接收基帶或上一級RE發(fā)送過來的數(shù)據(jù)，進行解幀，提取出本級RE所需的控制字和載波數(shù)據(jù)，其中控制字送給本級CPU，載波數(shù)據(jù)發(fā)送給本級RE的下行鏈路處理模塊。此外，還要完成基帶數(shù)據(jù)的轉發(fā)，將接收到的基帶數(shù)據(jù)進行處理后，通過光口1直接發(fā)送給下一級RE，下行鏈路模塊框圖如圖4所示。

圖4 CPRI下行鏈路設計

幀同步模塊對SERDES恢復的K碼進行計數(shù)，同步出10ms無線幀標志，并根據(jù)此標志同步出超幀和基本幀的位號，其中超幀的位號范圍是0～149，基本幀的位號范圍是0～255。在完成同步后數(shù)據(jù)分為兩路，一路送給本級RE，指示后續(xù)的模塊在對應的位置解出控制字和IQ數(shù)據(jù)，其中控制字送到本級的CPU，CPU提取本級需要的控制字，對其他控制字則采取丟棄處理，IQ數(shù)據(jù)則以1CHIP（1.2288MHz）速率以并行的方式送到下行鏈路模塊進行處理；另一路直接通過光口1送給下一級RE，根據(jù)系統(tǒng)的級聯(lián)需要還可以加入RE的ID號或者其他的控制字。

2 上行鏈路
CPRI上行鏈路模塊相對比較復雜，從光口1接收下一級RE送過來的數(shù)據(jù)，不僅要完成數(shù)據(jù)的解幀，分離出載波和控制字，還要插入本級上行的載波數(shù)據(jù)、RSSI以及其他控制字，并通過光口0送到上一級RE或者REC。不同于下行鏈路，上行鏈路需實現(xiàn)對所有控制字和數(shù)據(jù)的轉發(fā)，除了本級的控制字和數(shù)據(jù)，還包括下級RE傳來的控制字和數(shù)據(jù)，上行鏈路模塊框圖如圖5所示。

圖5 CPRI上行鏈路設計

仿真結果

圖6 輸入數(shù)據(jù)仿真波形

圖7 下行解出10ms標志仿真波形
輸入數(shù)據(jù)波形如圖6所示，代表的是SERDES串并轉換后的數(shù)據(jù)，基本幀的首個16bit（S_rx_slot_cnt=0處）傳送控制字，末尾的16bit（S_rx_slot_cnt=15處）不使用，載波數(shù)據(jù)均用“0xaabb”表示。
CPRI下行同步模塊在150個超幀后解出10ms標志，此時正好對應下一個超幀的開始，同樣也是基本幀的開始，仿真波形如圖7所示。

結語
在近幾年內(nèi)相繼出現(xiàn)了CPRI、OBSAI接口標準。由于其實現(xiàn)上的經(jīng)濟簡便性，基于CPRI協(xié)議標準的分布式基站產(chǎn)品陸續(xù)推出。本文按照實際的應用場景來設計，介紹了在CDMA系統(tǒng)中實現(xiàn)CPRI協(xié)議的方法，并給出了邏輯設計的框圖和仿真波形，對于CPRI協(xié)議的理解和CDMA分布式基站的設計有一定的參考意義。