加速ASIC/SoC原型設(shè)計(jì)的軟件技術(shù)

ASIC和SoC器件成本的逐步上升迫使半導(dǎo)體供應(yīng)商必須進(jìn)一步開拓各個(gè)器件的市場(chǎng)以尋求滿意的投資回報(bào)。日益增長(zhǎng)的軟件使用為此提供了有效的機(jī)制，因?yàn)樵黾拥能浖?nèi)容等同于更多的功能和軟件變化提供了特定市場(chǎng)產(chǎn)品的差異化。這種趨勢(shì)致使上百萬(wàn)行軟件代碼在ASIC或SoC中出現(xiàn)也就不足為奇了。多內(nèi)核的使用增長(zhǎng)致使在這些器件中使用的軟件數(shù)量大幅飚升，也提高了它們的復(fù)雜性。那么，軟件含量增多的趨向?qū)φ麄€(gè)設(shè)計(jì)過(guò)程意味著什么呢？

軟件復(fù)雜度的提高意味著如果想要實(shí)現(xiàn)產(chǎn)品的上市時(shí)間目標(biāo)就必須更早地著手軟件開發(fā)。由于軟件復(fù)雜度對(duì)全新應(yīng)用來(lái)說(shuō)非常高，開發(fā)過(guò)程可能超過(guò)18個(gè)月，因此要在芯片量產(chǎn)前就著手軟件的開發(fā)，如果等到硬件開發(fā)出來(lái)就為時(shí)已晚。

基于FPGA的原型是一種理想的軟件開發(fā)平臺(tái)，因?yàn)樗鼈冞\(yùn)行軟件的速度至少要比模擬和仿真等其它驗(yàn)證技術(shù)快10倍。雖然各種可供選擇的驗(yàn)證技術(shù)在驗(yàn)證流程中都占有各自的位置(見圖1)，但只有FPGA原型才具備足夠快的速度訓(xùn)練非常復(fù)雜的軟件程序和操作系統(tǒng)。最佳的系統(tǒng)集成和軟件測(cè)試要求速度在10MHz-50MHz以上，100MHz則更佳。而只有FPGA原型方案能達(dá)到這樣的速度，這也是它們應(yīng)用越來(lái)越廣泛的原因。

具備更低成本是FPGA原型設(shè)計(jì)使用增長(zhǎng)的另一個(gè)關(guān)鍵原因。如今，一個(gè)復(fù)雜的SoC需要投入100-200個(gè)軟件開發(fā)人員已經(jīng)是很常見的事。由于FPGA原型既是低成本又是可部署的，因此可分配給軟件開發(fā)小組的各位成員。這意味著軟件開發(fā)小組的大部分成員無(wú)論身在何處都可以比其它方法提前幾個(gè)月組織并運(yùn)轉(zhuǎn)起來(lái)。

軟硬件的集成是一個(gè)艱辛的過(guò)程。設(shè)計(jì)小組必須確保所有規(guī)格按原計(jì)劃得以執(zhí)行。而這通常要等硬件設(shè)計(jì)通過(guò)徹底的測(cè)試并確信沒有程序錯(cuò)誤才可以開始。然而，即使經(jīng)過(guò)了大量驗(yàn)證，當(dāng)軟硬件集成到一起時(shí)，那些難以查找的程序錯(cuò)誤最終還是會(huì)出現(xiàn)。復(fù)雜SoC中的程序錯(cuò)誤會(huì)深藏在系統(tǒng)中，并以不確定的方式表現(xiàn)出來(lái)，這是因?yàn)橛布蛙浖g存在復(fù)雜而無(wú)法預(yù)料的相互作用。簡(jiǎn)單地檢測(cè)這些缺陷需要特別長(zhǎng)和耗時(shí)的測(cè)試序列，這對(duì)于較慢的驗(yàn)證方法是不切實(shí)際的。而且，一旦問(wèn)題出現(xiàn)，實(shí)際的設(shè)計(jì)調(diào)試也需要花費(fèi)大量的時(shí)間和精力。新的原型調(diào)試方法，如Synplicity公司的TotalRecall完全可視技術(shù)，可以通過(guò)捕獲針對(duì)難以查找的程序錯(cuò)誤而開發(fā)的測(cè)試平臺(tái)而充分簡(jiǎn)化這些工作，以致能在仿真器中重現(xiàn)這些程序錯(cuò)誤。

圖1：SoC驗(yàn)證方法論的主要相關(guān)任務(wù)以及在每項(xiàng)任務(wù)范圍內(nèi)原型設(shè)計(jì)的使用率。

FPGA原型還有一個(gè)有趣而強(qiáng)大且與設(shè)計(jì)驗(yàn)證無(wú)關(guān)的應(yīng)用，就是它們可以在設(shè)計(jì)初期用于架構(gòu)探究(architectural exploration)。例如，架構(gòu)設(shè)計(jì)師可能想要探究DSP或圖形算法以觀察使用不同算法或不同實(shí)現(xiàn)方式時(shí)候系統(tǒng)性能的變化。在這種情況下，為了評(píng)估架構(gòu)變化對(duì)視頻圖形算法的影響，需要一定的硬件性能。使用FPGA原型設(shè)計(jì)，架構(gòu)師就可以在設(shè)計(jì)早期就完成架構(gòu)探究，以確保在實(shí)現(xiàn)SoC性能之前作出有效的選擇。

通過(guò)與用戶和供應(yīng)商的交流以及對(duì)用戶的調(diào)查，Synplicity公司估計(jì)有超過(guò)90%的SoC和ASIC在用FPGA做原型。對(duì)ASIC和SoC原型的這種需求正在呈兩位數(shù)增長(zhǎng)，而且據(jù)市場(chǎng)調(diào)研公司Gary Smith EDA對(duì)業(yè)界多內(nèi)核使用的預(yù)測(cè)，這一趨勢(shì)將會(huì)繼續(xù)下去。

盡管有這些優(yōu)點(diǎn)，但FPGA原型設(shè)計(jì)并不能替代其它驗(yàn)證方法，而是對(duì)一些現(xiàn)有技術(shù)的重要補(bǔ)充。事實(shí)上，更好地集成全套驗(yàn)證技術(shù)將成為未來(lái)開發(fā)的主要方法。Synplicity公司利用TotalRecall技術(shù)集成了原型調(diào)試和仿真就是在這一方向上邁出的第一步，但還有更多的事情要做。例如，還需要加快原型開發(fā)并使它易于修改。最終目的是建立一個(gè)能讓設(shè)計(jì)師快速工作、快速調(diào)試、無(wú)時(shí)延更改的環(huán)境。在這個(gè)新時(shí)代，F(xiàn)PGA原型設(shè)計(jì)將與其它驗(yàn)證技術(shù)一樣重要?！皩?shí)速”(at-speed)運(yùn)行能力，即以硬件一樣快的速度執(zhí)行測(cè)試，將是SoC驗(yàn)證不可或缺的一部分。只有這樣，設(shè)計(jì)師才能應(yīng)對(duì)不斷提高的器件和軟件復(fù)雜性所帶來(lái)的新興挑戰(zhàn)。