基于FPGA的樂器數(shù)字接口音樂FM合成器

l 引言

樂器數(shù)字接口(Musical Instraament Digital Inter一face，MIDI)是20世紀(jì)80年代初為解決電聲樂器之間的通信問題而提出的。MIDI傳輸?shù)牟皇锹曇粜盘?，而是音符、控制參?shù)等指令，它指示MIDI設(shè)備要做什么，怎么做，如演奏哪個音符、多大音量等。它們被統(tǒng)一表示成MIDI消息(MIDI Message)。傳輸時采用異步串行通信，標(biāo)準(zhǔn)通信波特率為31．25x(10．01)Kb／s［1］。

MIDI的核心技術(shù)之一是合成。合成方法主要有2種：頻率調(diào)制(Frequency Modularion，F(xiàn)M)合成和波表(wavetable)合成［2］。相對于高成本的樣本波表合成，F(xiàn)M方式對存儲空間要求更低，盡管音色表現(xiàn)有一定的局限性，實現(xiàn)難度較大，但在國際上仍然十分流行。目前，國內(nèi)對MIDI技術(shù)層面的研究還不多，FM合成方面也大多采用單音基頻方式，這在很大程度上制約了MIDI音樂的表現(xiàn)力。筆者論述了在FPGA上的MIDI音樂數(shù)字式FM合成方法，設(shè)計并驗證了合成方案，合成音樂的表現(xiàn)力有了本質(zhì)上的改善，達(dá)到了預(yù)期的效果。

2 音樂合成

2．1 FM方法

FM作為音樂合成方法最早由John Chowning提出，它是用調(diào)制器發(fā)出的周期性信號(調(diào)制波)來調(diào)制另一個信號(載波)的頻率［3-4］。FM的基本表達(dá)式為
其中，A(n)為幅度包絡(luò)；I(n)為調(diào)制度包絡(luò)；ωm為載波角頻率，它決定了樂音的音調(diào)；ωm為調(diào)制波角頻率。如調(diào)制波頻率處于亞音頻(sub-audio)段時，可以聽到像警車警報器似的音調(diào)起伏變化的聲音；而當(dāng)頻率升高到約30 Hz以上時，可聽到有邊帶頻率的新的音色。

2．2復(fù)音

合成器的復(fù)音(polyphony)涉及到它同時發(fā)出多個獨立音的能力，也叫"和弦"。復(fù)音一般以音符(note)數(shù)或聲音(voice)數(shù)來衡量或說明，voice的數(shù)量就是復(fù)音數(shù)或和弦數(shù)。不同MIDI音樂要求的復(fù)音播放能力可能不相同，復(fù)音數(shù)越高，播放和聲的能力就越強(qiáng)。

2．3 ADSR包絡(luò)

圖1示出的ADSR包絡(luò)(ADSR envelope)［5］是許多合成器、采樣器和其他電聲樂器的重要部件。其功能是對樂器聲音的某些方面進(jìn)行調(diào)制(常常是音量)。當(dāng)樂器發(fā)聲時，相關(guān)音量也隨著時間而變化。不同樂器的音量變化圖案不同。

ADSR的定義如下：

起奏(attack)時間，表示聲音由激活到達(dá)到滿音量的時間。衰減(decay)時間，表示聲音由峰值音量衰減到保持的時間。保持(sustain)時間，表示聲音衰減后到音符被釋放前的音量定常值。釋放(release)時間，表示音符終止后聲音淡出的時間。

如果把不同的ADSR包絡(luò)應(yīng)用到FM表達(dá)式中的A(n)和，(n)，那么就可得到變化的頻譜，再設(shè)置合適的fc/fm值，就可得到不同的音色。

3 設(shè)計實現(xiàn)

3．1 總體結(jié)構(gòu)

在本設(shè)計中，硬件和軟件資源都得到了利用。在串口MIDI驅(qū)動的支持下，軟件音序器Sonar6．0播放計算機(jī)里的MIDI文件，通過RS232口輸出波特率38．4 Kb／s的MIDI信號，如圖2所示。全部的數(shù)字音頻合成都在FPGA內(nèi)部完成。數(shù)字音頻碼流通過12S總線方式接口到音頻DAC，最后由功放輸出。

3．2合成部分邏輯結(jié)構(gòu)

為實現(xiàn)32復(fù)音FM合成，如圖3的邏輯結(jié)構(gòu)被采用。它需要邏輯上64個振蕩器、64個ADSR包絡(luò)發(fā)生器和64個壓控放大器。這樣的邏輯結(jié)構(gòu)有大量的重復(fù)單元和模塊，直接在FPGA上實現(xiàn)會消耗很多資源，開銷太大。為減少面積，采用了時分復(fù)用技術(shù)把資源消耗控制到約1／64，而宏觀上看起來卻仍然是并行的。設(shè)計中，在FPGA上構(gòu)造一個DDS(實現(xiàn)OSC)和一個ADSR包絡(luò)發(fā)生器。

3．3設(shè)計結(jié)構(gòu)

FPGA上的主要模塊設(shè)計結(jié)構(gòu)如圖4所示，描述方式為VHDL［6］，LPM和原理圖。

MIDI UART即通用異步收發(fā)器，用來把異步串行方式的MIDI信號轉(zhuǎn)換為MIDI字節(jié)。

消息檢測模塊檢測MIDI字節(jié)的有效性，并提取預(yù)定義的MIDI消息。在本設(shè)計中，使用了音符開和音符關(guān)2種消息(力度為0的音符開消息等于音符關(guān))。

聲音分配器是實現(xiàn)復(fù)音合成的重要模塊。作為關(guān)鍵技術(shù)之一一，它負(fù)責(zé)音的動態(tài)分配，當(dāng)有新的音需要創(chuàng)建而沒有空閑可用時，直接丟棄該音符(丟音時會被汁數(shù)器記錄)，如有空閑可用時則注冊到寄存器里；當(dāng)要關(guān)閉音時查找對應(yīng)位值并改寫標(biāo)志位。32個聲音的值和占用情況被存儲在寄存器中，其音符值和開關(guān)值在時分復(fù)用的各時隙被輸出。音符供后級查表得出頻率，開關(guān)則用來觸發(fā)ADSR包絡(luò)發(fā)生器。另一方面，包絡(luò)發(fā)生器反饋回來的聲音狀態(tài)又決定哪個復(fù)音需要被終結(jié)并使之空閑(釋放復(fù)音資源)。

音符頻率表模塊查表得出哪個音符對應(yīng)的頻率是多少，以LPM方式實現(xiàn)。按照十二平均率音程關(guān)系，聲音每升高8度，頻率提高一倍，則相鄰音階的頻率比值為。以國際標(biāo)準(zhǔn)A音(440Hz)為基準(zhǔn)，它在MIDI消息中音符值為69(0x45)，則音符值為Ⅳ所對應(yīng)的頻率為

相位累加器模塊對頻率進(jìn)行線性累加后得到在一個周期內(nèi)的相位值。它配合正弦表模塊實現(xiàn)DDS。一其中包含64個寄存器，分別存儲64個相位，并進(jìn)行時分復(fù)用以實現(xiàn)FM與復(fù)音。

相位調(diào)制器對2個輸入求和并映射回一個周期內(nèi)實現(xiàn)間接調(diào)頻。

ADSR發(fā)生器模塊根據(jù)參數(shù)控制器和觸發(fā)器輸入產(chǎn)生64個包絡(luò)，在調(diào)制波和載波的相應(yīng)采樣時刻輸出，以調(diào)制正弦表的輸出幅度。

正弦表模塊存儲正弦波表，把相位映射到幅度。作為關(guān)鍵技術(shù)之一，它與相位累加器和相位調(diào)制器組成了帶相位調(diào)制能力的DDS。本設(shè)計中，在Matlab里預(yù)先計算出正弦波從相位0～π／2的4070點采樣，實現(xiàn)時經(jīng)過變換，映射成為一個整周期的虛擬正弦波表，實現(xiàn)了一個正弦周期內(nèi)的16 276點采樣，實際占用存儲空間只有其1／4。本設(shè)計中音頻采樣率約為32 550 Hz，所以頻率分辨率為

FIFO模塊起延遲作用。由于時序上先生成所有32個調(diào)制波采樣點，后生成32個載波采樣點，所以必須進(jìn)行延遲使對應(yīng)點在相位調(diào)制器上適當(dāng)?shù)臅r刻相遇，即FIFO模塊對齊了載波采樣和調(diào)制波采樣。

混音與限幅模塊的作用就是把各已調(diào)單音的采樣值相加，混合為復(fù)音輸出。32個單音采樣都是16 bit的，相加后有可能溢出，于是還要進(jìn)行限幅。這里使用的是硬限幅算法。

參數(shù)控制器模塊實現(xiàn)合成參數(shù)的配置。以VHDL代碼的形式仔放不同音色的ADsR參數(shù)和fm/fc比值。本設(shè)計內(nèi)置了8種音色，2個子模塊分別存放A(n)和I(n)的參數(shù)，參數(shù)部分代碼如下：

數(shù)字音頻效果用FPCA實現(xiàn)簡單低音增強(qiáng)數(shù)字效果器。在Matlab 7．0中設(shè)計IIR低通濾波器，16 bif定點方式計算，經(jīng)低音增強(qiáng)并混音后輸出到后級。

11S總線接口模塊負(fù)責(zé)配置外部DAC。I2S(Inter-ICSound Bus)［7］是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn)。在飛利浦公司的I2S標(biāo)準(zhǔn)中，既規(guī)定了硬件接口規(guī)范，也規(guī)定了數(shù)字音頻數(shù)據(jù)的格式。本設(shè)計使用的是CS4334音頻專用DAC。合成音頻采樣率32550Hz，雙聲道16bit補(bǔ)零填充到24bit，I2S總線上輸出MCLK為12．5 MHz，SCLK為1．5625 MHz，LRCK為32．55 kHz，SDATA為串行音頻數(shù)據(jù)。

3．4系統(tǒng)特性

整個FPGA設(shè)計總共消耗邏輯單元5 000多個(約90％)，存儲器57000多位(約60％)，時鐘頻率50MHz，主要特性為雙聲道16 bit，32．55 kHz采樣率；32復(fù)音FM數(shù)字合成，實時MIDI演奏；獨立ADSR控制器；8種內(nèi)置音色參數(shù)；內(nèi)置低音增強(qiáng)數(shù)字效果器。

圖5～6為聲音分配器到混音器以及I2S接口的仿真結(jié)果，聲音分配器的輸入消息為"開啟通道0上的音符60(channel=0，note=60，on-off=1)"，在收到該消息約80μs后，聲音開始起奏，可見聲音合成時間遠(yuǎn)小于MIDI通信約1．5 ms的固有延遲。

以下為MIDI的合成實例，圖7為MIDI音樂在音序器軟件Sonar 6．0鋼琴卷視圖里的顯示，它指示了各個音的開閉時間。圖8是這段MIDI音樂在FPGA上合成出的實際波形，此波形由聲卡以44．1 kHz采樣率、16 bit錄制，這里在音頻軟件Audition 2．0中顯示了其中一個聲道對應(yīng)圖7的片段。圖9為對波形的STFT分析?？梢郧宄乜吹?，合成出的聲音均有豐富的諧波分量存在(主要分布在10kHz以下)，且由于調(diào)制度包絡(luò)的變化頻譜也動態(tài)變化。另外，從頻譜上看也沒有明顯的寬帶亮線存在，這說明合成波形的相位連續(xù)性較好，在聽感上表現(xiàn)為沒有暴音。圖10顯示了聲音起奏階段的波形，從其包絡(luò)可看到ADSR模型的實現(xiàn)也是成功的。

4 結(jié)束語

本設(shè)計以現(xiàn)代電聲技術(shù)為依托，在FPGA上進(jìn)行全數(shù)字音樂合成，使用了經(jīng)典的FM音樂合成算法，并成功實現(xiàn)了32復(fù)音(和弦)，完成了風(fēng)琴等多種音色的模擬，聲音悅耳動聽，音樂表現(xiàn)力強(qiáng)，可應(yīng)用于伴奏、演奏、鈴音、電玩等各種場合，具有實用價值，同時也體現(xiàn)了FPGA開發(fā)數(shù)字IC的優(yōu)越性和在MIDI系統(tǒng)中的靈活性。