基于FPGA的快速傅立葉變換

關(guān)鍵詞：FPGA FFT

傅立葉變換是數(shù)字信號處理中的基本操作，廣泛應(yīng)用于表述及分析離散時域信號領(lǐng)域。但由于其運(yùn)算量與變換點(diǎn)數(shù)Ｎ的平方成正比關(guān)系，因此，在Ｎ較大時，直接應(yīng)用ＤＦＴ算法進(jìn)行譜變換是不切合實(shí)際的。然而，快速傅立葉變換技術(shù)的出現(xiàn)使情況發(fā)生了根本性的變化。本文主要描述了采用ＦＰＧＡ來實(shí)現(xiàn)２ｋ／４ｋ／８ｋ點(diǎn)ＦＦＴ的設(shè)計(jì)方法。

１　整體結(jié)構(gòu)

一般情況下，Ｎ點(diǎn)的傅立葉變換對為：

其中，ＷＮ＝ｅｘｐ(－２ ｐｉ／Ｎ)。Ｘ(ｋ)和ｘ(ｎ)都為復(fù)數(shù)。與之相對的快速傅立葉變換有很多種,如ＤＩＴ(時域抽取法)、ＤＩＦ（頻域抽取法）、Ｃｏｏｌｅｙ－Ｔｕｋｅｙ和Ｗｉｎｏｇｒａｄ等。對于２ｎ傅立葉變換，Ｃｏｏｌｅｙ－Ｔｕｋｅｙ算法可導(dǎo)出ＤＩＴ和ＤＩＦ算法。本文運(yùn)用的基本思想是Ｃｏｏｌｅｙ－Ｔｕｋｅｙ算法，即將高點(diǎn)數(shù)的傅立葉變換通過多重低點(diǎn)數(shù)傅立葉變換來實(shí)現(xiàn)。雖然ＤＩＴ與ＤＩＦ有差別，但由于它們在本質(zhì)上都是一種基于標(biāo)號分解的算法，故在運(yùn)算量和算法復(fù)雜性等方面完全一樣，而沒有性能上的優(yōu)劣之分，所以可以根據(jù)需要任取其中一種，本文主要以ＤＩＴ方法為對象來討論。

Ｎ＝８１９２點(diǎn)ＤＦＴ的運(yùn)算表達(dá)式為：

式中，ｍ＝(４ｎ１＋ｎ２)(２０４８ｋ１＋ｋ２)(ｎ＝４ｎ１＋ｎ２，ｋ＝２０４８ｋ１＋ｋ２)其中ｎ１和ｋ２可取０,１,．．．,２０４７,ｋ１和ｎ２可?。?１,２,３。

由式（３）可知，８ｋ傅立葉變換可由４２ｋ的傅立葉變換構(gòu)成。同理，４ｋ傅立葉變換可由２２ｋ的傅立葉變換構(gòu)成。而２ｋ傅立葉變換可由１２８１６的傅立葉變換構(gòu)成。１２８的傅立葉變換可進(jìn)一步由１６８的傅立葉變換構(gòu)成，歸根結(jié)底，整個傅立葉變換可由基２、基４的傅立葉變換構(gòu)成。２ｋ的ＦＦＴ可以通過５個基４和１個基２變換來實(shí)現(xiàn)；４ｋ的ＦＦＴ變換可通過６個基４變換來實(shí)現(xiàn)；８ｋ的ＦＦＴ可以通過６個基４和１個基２變換來實(shí)現(xiàn)。也就是說：ＦＦＴ的基本結(jié)構(gòu)可由基２／４模塊、復(fù)數(shù)乘法器、存儲單元和存儲器控制模塊構(gòu)成，其整體結(jié)構(gòu)如圖１所示。

圖１中，ＲＡＭ用來存儲輸入數(shù)據(jù)、運(yùn)算過程中的中間結(jié)果以及運(yùn)算完成后的數(shù)據(jù)，ＲＯＭ用來存儲旋轉(zhuǎn)因子表。蝶形運(yùn)算單元即為基２／４模塊，控制模塊可用于產(chǎn)生控制時序及地址信號，以控制中間運(yùn)算過程及最后輸出結(jié)果。

２　蝶形運(yùn)算器的實(shí)現(xiàn)

基４和基２的信號流如圖２所示。圖中，若Ａ＝ｒ０＋ｊ＊ｉ０，Ｂ＝ｒ１＋ｊ＊ｉ１，Ｃ＝ｒ２＋ｊ＊ｉ２，Ｄ＝ｒ３＋ｊ＊ｉ３是要進(jìn)行變換的信號，Ｗｋ０＝ｃ０＋ｊ＊ｓ０＝１，Ｗｋ１＝ｃ１＋ｊ＊ｓ１，Ｗｋ２＝ｃ２＋ｊ＊ｓ２，Ｗｋ３＝ｃ３＋ｊ＊ｓ３為旋轉(zhuǎn)因子，將其分別代入圖２中的基４蝶形運(yùn)算單元，則有：

Ａ′＝[ｒ０＋(ｒ１ｃ１－ｉ１ｓ１)＋(ｒ２ｃ２－ｉ２ｓ２)＋(ｒ３ｃ３－ｉ３ｓ３)]＋ｊ[ｉ０＋(ｉ１ｃ１＋ｒ１ｓ１)＋(ｉ２ｃ２＋ｒ２ｓ２)＋(ｉ３ｃ３＋ｒ３ｓ３)]? 　（４）

Ｂ′＝[ｒ０＋(ｉ１ｃ１＋ｒ１ｓ１)－(ｒ２ｃ２－ｉ２ｓ２)－(ｉ３ｃ３＋ｒ３ｓ３)]＋ｊ[ｉ０－(ｒ１ｃ１－ｉ１ｓ１)－(ｉ２ｃ２＋ｒ２ｓ２)＋(ｒ３ｃ３－ｉ３ｓ３)] 　(５）

Ｃ′＝[ｒ０－(ｒ１ｃ１－ｉ１ｓ１)＋(ｒ２ｃ２－ｉ２ｓ２)－(ｒ３ｃ３－ｉ３ｓ３)]＋ｊ[ｉ０－(ｉ１ｃ１＋ｒ１ｓ１)＋(ｉ２ｃ２＋ｒ２ｓ２)－(ｉ３ｃ３＋ｒ３ｓ３)] （６）

Ｄ′＝[ｒ０－(ｉ１ｃ１＋ｒ１ｓ１)－(ｒ２ｃ２－ｉ２ｓ２)＋(ｉ３ｃ３＋ｒ３ｓ３)]＋ｊ[ｉ０＋(ｒ１ｃ１－ｉ１ｓ１)－(ｉ２ｃ２＋ｒ２ｓ２)－(ｒ３ｃ３－ｉ３ｓ３)]? （７）

而在基２蝶形中，Ｗｋ０和Ｗｋ２的值均為１，這樣，將Ａ，Ｂ，Ｃ和Ｄ的表達(dá)式代入圖２中的基２運(yùn)算的四個等式中，則有：

Ａ′＝ｒ０＋(ｒ１ｃ１－ｉ１ｓ１)＋ｊ[ｉ０＋(ｉ１ｃ１＋ｒ１ｓ１)]? （８）

Ｂ′＝ｒ０－ (ｒ１ｃ１－ｉ１ｓ１)＋ｊ[ｉ０－(ｉ１ｃ１＋ｒ１ｓ１)] ?。ǎ梗?/P>

Ｃ′＝ｒ２＋(ｒ３ｃ３－ｉ３ｓ３)＋ｊ[ｉ０＋(ｉ３ｃ３＋ｒ３ｓ３)]? （１０）

Ｄ′＝ｒ２－(ｒ３ｃ３－ｉ３ｓ３)＋ｊ[ｉ０－(ｉ３ｃ３＋ｒ３ｓ３)]? （１１）

在上述式（４）～（１１）中有很多類同項(xiàng)，如ｉ１ｃ１＋ｒ１ｓ１和ｒ１ｃ１－ｉ１ｓ１等，它們僅僅是加減號的不同，其結(jié)構(gòu)和運(yùn)算均類似，這就為簡化電路提供了可能。同時，在蝶形運(yùn)算中，復(fù)數(shù)乘法可以由實(shí)數(shù)乘法以一定的格式來表示，這也為設(shè)計(jì)復(fù)數(shù)乘法器提供了一種實(shí)現(xiàn)的途徑。

以基４為例，在其運(yùn)算單元中，實(shí)際上只需做三個復(fù)數(shù)乘法運(yùn)算，即只須計(jì)算ＢＷｋ１、ＣＷｋ２和ＤＷｋ３的值即可，這樣在一個基４蝶形單元里面，最多只需要３個復(fù)數(shù)乘法器就可以了。在實(shí)際過程中，在不提高時鐘頻率下，只要將時序控制好?便可利用流水線（Ｐｉｐｅｌｉｎｅ）技術(shù)并只用一個復(fù)數(shù)乘法器就可完成這三個復(fù)數(shù)乘法，大大節(jié)省了硬件資源。

圖2 基2和基4蝶形算法的信號流圖

３?。疲疲缘牡刂?/B>

ＦＦＴ變換后輸出的結(jié)果通常為一特定的倒序,因此，幾級變換后對地址的控制必須準(zhǔn)確無誤。

倒序的規(guī)律是和分解的方式密切相關(guān)的，以基８為例，其基本倒序規(guī)則如下：

基８可以用２２２三級基２變換來表示，則其輸入順序則可用二進(jìn)制序列（ｎ１ ｎ２ ｎ３）來表示，變換結(jié)束后，其順序?qū)⒆優(yōu)椋ǎ睿?ｎ２ ｎ１），如：Ｘ?０１１?→ ｘ?１１０?，即輸入順序?yàn)椋?，輸出時順序變?yōu)椋丁?/P>

更進(jìn)一步，對于基１６的變換，可由２２２２，４４，４２２等形式來構(gòu)成，相對于不同的分解形式，往往會有不同的倒序方式。以４４為例，其輸入順序可以用二進(jìn)制序列（ｎ１ ｎ２ ｎ３ ｎ４）來表示變換結(jié)束后，其順序可變?yōu)椋ǎǎ睿?ｎ４）（ｎ１ ｎ２）），如： Ｘ?０１１１?→ ｘ?１１０１?。即輸入順序?yàn)椋?，輸出時順序變?yōu)椋保场?/P>

在２ｋ／４ｋ／８ｋ的傅立葉變換中，由于要經(jīng)過多次的基４和基２運(yùn)算，因此，從每次運(yùn)算完成后到進(jìn)入下一次運(yùn)算前，應(yīng)對運(yùn)算的結(jié)果進(jìn)行倒序，以保證運(yùn)算的正確性。

４　旋轉(zhuǎn)因子

Ｎ點(diǎn)傅立葉變換的旋轉(zhuǎn)因子有著明顯的周期性和對稱性。其周期性表現(xiàn)為：

FFT之所以可使運(yùn)算效率得到提高，就是利用

ＦＦＴ之所以可使運(yùn)算效率得到提高，就是利用了對稱性和周期性把長序列的ＤＦＴ逐級分解成幾個序列的ＤＦＴ，并最終以短點(diǎn)數(shù)變換來實(shí)現(xiàn)長點(diǎn)數(shù)變換。

根據(jù)旋轉(zhuǎn)因子的對稱性和周期性，在利用ＲＯＭ存儲旋轉(zhuǎn)因子時，可以只存儲旋轉(zhuǎn)因子表的一部分，而在讀出時增加讀出地址及符號的控制，這樣可以正確實(shí)現(xiàn)ＦＦＴ。因此,充分利用旋轉(zhuǎn)因子的性質(zhì)，可節(jié)省７０％以上存儲單元。

實(shí)際上，由于旋轉(zhuǎn)因子可分解為正、余弦函數(shù)的組合，故ＲＯＭ中存的值為正、余弦函數(shù)值的組合。對２ｋ／４ｋ／８ｋ的傅立葉變換來說，只是對一個周期進(jìn)行不同的分割。由于８ｋ變換的旋轉(zhuǎn)因子包括了２ｋ／４ｋ的所有因子，因此，實(shí)現(xiàn)時只要對讀ＲＯＭ的地址進(jìn)行控制，即可實(shí)現(xiàn)２ｋ／４ｋ／８ｋ變換的通用。

５　存儲器的控制

因ＦＦＴ是為時序電路而設(shè)計(jì)的，因此，控制信號要包括時序的控制信號及存儲器的讀寫地址，并產(chǎn)生各種輔助的指示信號。同時在計(jì)算模塊的內(nèi)部，為保證高速，所有的乘法器都須始終保持較高的利用率。這意味著在每一個時鐘來臨時都要向這些單元輸入新的操作數(shù)，而這一切都需要控制信號的緊密配合。

為了實(shí)現(xiàn)ＦＦＴ的流形運(yùn)算，在運(yùn)算的同時，存儲器也要接收數(shù)據(jù)。這可以采用乒乓ＲＡＭ的方法來完成。這種方式?jīng)Q定了實(shí)現(xiàn)ＦＦＴ運(yùn)算的最大時間。對于４ｋ操作，其接收時間為４０９６個數(shù)據(jù)周期，這樣?ＦＦＴ的最大運(yùn)算時間就是４０９６個數(shù)據(jù)周期。另外，由于輸入數(shù)據(jù)是以一定的時鐘為周期依次輸入的，故在進(jìn)行內(nèi)部運(yùn)算時，可以用較高的內(nèi)部時鐘進(jìn)行運(yùn)算，然后再存入ＲＡＭ依次輸出。

為節(jié)省資源，可對存儲數(shù)據(jù)ＲＡＭ采用原址讀出原址寫入的方法，即在進(jìn)行下一級變換的同時，首先應(yīng)將結(jié)果回寫到讀出數(shù)據(jù)的ＲＡＭ存貯器中；而對于ＲＯＭ，則應(yīng)采用與運(yùn)算的數(shù)據(jù)相對應(yīng)的方法來讀出存儲器中旋轉(zhuǎn)因子的值。

在２ｋ／４ｋ／８ｋ傅立葉變換中，要實(shí)現(xiàn)通用性，控制器是最主要的模塊。２ｋ、４ｋ、８ｋ變換具有不同的內(nèi)部運(yùn)算時間和存儲器地址，在設(shè)計(jì)中，針對不同的點(diǎn)數(shù)應(yīng)設(shè)計(jì)不同的存儲器存取地址，同時，在完成變換后，還要對開始輸出有用信號的時刻進(jìn)行指示。

６　硬件的選擇

本設(shè)計(jì)的硬件實(shí)現(xiàn)選用的是現(xiàn)場可編程門陣列(ＦＰＧＡ)來滿足較高速度的需要。本系統(tǒng)在設(shè)計(jì)時選用的是ＡＬＴＥＲＡ公司的ＳＴＲＡＴＩＸ芯片，該芯片中包含有ＤＳＰ單元，可以完成較為耗費(fèi)資源的乘法器單元。同時，該器件也包含有大量存儲單元，從而可保證旋轉(zhuǎn)因子的精度。

除了一些專用引腳外，ＦＰＧＡ上幾乎所有的引腳均可供用戶使用，這使得ＦＰＧＡ信號處理方案具有非常好的Ｉ／Ｏ帶寬。大量的Ｉ／Ｏ引腳和多塊存儲器可使設(shè)計(jì)獲得優(yōu)越的并行處理性能。其獨(dú)立的存儲塊可作為輸入／工作存儲區(qū)和結(jié)果的緩存區(qū)，這使得Ｉ／Ｏ可與ＦＦＴ計(jì)算同時進(jìn)行。在實(shí)現(xiàn)的時間方面，該設(shè)計(jì)能在４０９６個時鐘周期內(nèi)完成一個４０９６點(diǎn)的ＦＦＴ。若采用１０ＭＨｚ的輸入時鐘，其變換時間在２００μｓ左右。而由于最新的ＦＰＧＡ使用了ＭｕｌｔｉＴｒａｃｋ互連技術(shù)，故可在２５０ＭＨｚ以下頻率穩(wěn)定地工作，同時，ＦＦＴ的實(shí)現(xiàn)時間也可以大大縮小。

ＦＦＴ運(yùn)算結(jié)果的精度與輸入數(shù)據(jù)的位數(shù)及運(yùn)算過程中的位數(shù)有關(guān)，同時和數(shù)據(jù)的表示形式也有很大關(guān)系。一般來說，浮點(diǎn)方式比定點(diǎn)方式精度高。而在定點(diǎn)計(jì)算中，存儲器數(shù)據(jù)的位數(shù)越大，運(yùn)算精度越高，使用的存儲單元和邏輯單元也越多。在實(shí)際應(yīng)用中，應(yīng)根據(jù)實(shí)際情況折衷選擇精度和資源。本設(shè)計(jì)通過ＭＡＴＬＡＢ進(jìn)行仿真證明：其實(shí)現(xiàn)的變換結(jié)果與ＭＡＴＬＡＢ工具箱中的ＦＦＴ函數(shù)相比，信噪比可以達(dá)到６５ｄｂ以上，完全可以滿足一般工程的實(shí)際應(yīng)用要求。