DDR測試系列之一――力科DDR2測試解決方案
加入技術(shù)交流群
從1998年的PC100到今天的DDR3，內(nèi)存技術(shù)同CPU前端總線一道經(jīng)歷著速度的提升及帶寬的擴展。雖然DDR3在當今已經(jīng)量產(chǎn)與使用，DDR2在實際上還擔任著內(nèi)存業(yè)界應用最廣泛最成熟的中流砥柱的角色。
DDR2在DDR的基礎(chǔ)上將芯片接口時鐘頻率提高一倍并將工作電壓從2.5V降低至1.8V，從而使其能在相對更低的功耗下獲得更高的傳輸速率。一般情況下，DDR2的輸入時鐘頻率覆蓋200/266/333/400/533MHz，傳輸比特率覆蓋400/533/667/800/1066Mb/s/pin。相對于DDR，由于速度的提升，DDR2在主板設(shè)計要求上也有所變化。內(nèi)存控制器每Channel可級聯(lián)的DIMM數(shù)從DDR時期的4到8條減少至2到3條，數(shù)據(jù)線（DQ）上的終端電阻從主板上的分立電阻搬移到了DRAM芯片內(nèi)部（ODT），數(shù)據(jù)同步信號（DQS）由單端信號變?yōu)閱味嘶虿罘挚蛇x信號。DDR2主板系統(tǒng)架構(gòu)如右圖所示。
圖1 DDR2主板系統(tǒng)架構(gòu)
DDR2總線與工作流程
以通用計算機主板上的DDR2總線為例，DDR2信號線可以分為數(shù)據(jù)、命令、時鐘3部分。其中數(shù)據(jù)線部分主要完成數(shù)據(jù)傳輸工作，包括數(shù)據(jù)線DQ0-63、Data Mask線DM0-7、數(shù)據(jù)同步線DQS/DQS# (數(shù)據(jù)同步線可選單端或差分，通過設(shè)定內(nèi)存芯片內(nèi)部寄存器EMR[1]的A10位進行選擇)；命令線部分包括地址線A0-14、Bank選擇線BS0-2、行地址選擇RAS#、列選擇CAS#、寫使能WE#、片選CS#、時鐘使能CKE及芯片內(nèi)部終端電阻使能ODT組成，主要完成尋址、組成各種控制命令及內(nèi)存初始化工作；差分時鐘信號線CK/CK#為整個內(nèi)存芯片工作提供時鐘。
所有的信號線中，除了數(shù)據(jù)線DQ與數(shù)據(jù)同步線DQS/DQS#為雙向信號線外，其余所有信號線均為單向信號線，只能由內(nèi)存控制器發(fā)出信號。
對于電源和地線，內(nèi)存顆粒上有一個參考電壓輸入和三組1.8V電源與地線，分別為芯片上的數(shù)據(jù)端口，鎖相環(huán)和芯片電路供電。
對于DDR2內(nèi)存的工作流程可以非常粗略的概括如下：內(nèi)存系統(tǒng)上電后由內(nèi)存控制器對內(nèi)存芯片進行初始化，主要是配置芯片的工作模式寄存器（MRS/EMRS），從而將內(nèi)存芯片配置為某種特定的工作模式。初始化完成之后內(nèi)存芯片便進入Idle模式，此時便可接收控制命令將芯片內(nèi)部某Bank激活，該Bank所在的地址代表了后面讀寫某個具體內(nèi)存地址時的行地址。
Bank激活之后便可接收讀/寫命令及對應的列地址從而進行相應的讀寫操作了。
右圖為DDR2 SDRAM簡化的工作狀態(tài)圖，從圖上可以看出內(nèi)存芯片具體的工作過程實際上是非常復雜的，中間包括了芯片各種狀態(tài)的轉(zhuǎn)換、易失存儲單元的數(shù)據(jù)刷新以及讀寫操作的中斷等等。也正是由于DDR2芯片工作的這種復雜性，加之DDR2測試項目指標眾多，導致了我們在對DDR2總線進行手工測試時異常復雜與繁瑣，致使手工對DDR2信號進行較全面的測試幾乎成了不可能完成的任務。
力科推出的QPHY-DDR2一致性測試軟件包使這個復雜的問題迎刃而解，它可以自動測試JEDEC組織規(guī)定的所有DDR2一致性測試項目并自動生成測試報告，從而極大的提高DDR2測試的精確性與效率。
圖二 DDR2 SDRAM簡化的工作狀態(tài)圖
DDR2測試項目
DDR2信號測試項目可主要分為時鐘測試，電氣性能測試及時序測試三個部分。
一）時鐘測試
時鐘測試部分主要測試差分時鐘信號線CK/CK#的各方面參數(shù)，包括絕對及平均時鐘周期、絕對及平均高/低脈寬、占空比抖動、周期抖動、Cycle to Cycle抖動以及連續(xù)n周期累積誤差tERR(n per)。其中連續(xù)n周期累積誤差tERR(n per)為統(tǒng)計測量時鐘信號連續(xù)n個周期時間與n倍平均時鐘周期時間的差值，其具體計算公式如下：
JEDEC標準要求測量n分別為2、3、4、5、6-10、11-15時tERR(n per)的最大及最小值。對于這樣的要求，如果要用手工測量將是非常耗時且低效率的。力科QPHY-DDR2軟件包的時鐘測量部分支持上述所有參數(shù)的自動測量，僅需使用一根差分探頭將時鐘信號接入示波器即可完成所有的測量工作，測量后的所有參數(shù)結(jié)果及對應波形將列在自動生成的測試報告中并與JEDEC標準中門限值進行比較。如下圖為使用QPHY-DDR2測量tERR(6-10 per)時的部分結(jié)果與對應波形。
圖三 力科QPHY-DDR2測量tERR(6-10 per)的部分結(jié)果與對應波形
二）電氣性能測試
DDR2電氣性能測試部分主要測量各信號的直/交流邏輯高/低電平、信號過沖/下沖幅度及范圍、差分信號DQS及Clock輸入電壓及交叉點電壓、DQ及DQS輸出信號上升/下降沿斜率（SoutR、SoutF）最大/最小值、DQ，DQS及Clock輸入信號上升/下降沿斜率(SlewR、SlewF)最小值等等。
對斜率測量時，由于DQ及DQS信號為雙向信號線，需要首先對數(shù)據(jù)線上的信號進行讀寫分離，之后才能分別測量寫操作時的輸入斜率及讀操作時的輸出斜率。實際上，對于時序測量部分的很多指標包括輸入/輸出前導時間及建立/保持時間等進行測量時，同樣需要首先對數(shù)據(jù)線上的信號進行讀寫分離。
下圖為JEDEC標準中所繪制的一個簡單的讀操作波形。從圖中我們可以看出，DQS與DQ信號基本上是邊沿對齊的。同時，在DQ線上出現(xiàn)數(shù)據(jù)的前一個時鐘周期DQS信號會被置低作為前導信號，之后DQ會隨著DQS的跳變而依次送出4或8個連續(xù)的Burst數(shù)據(jù)。
評論