基于FPGA的視頻信號發(fā)生器設(shè)計

摘要：目前數(shù)字相機(jī)逐步取代模擬相機(jī)應(yīng)用在光電測量設(shè)備中，因此圖像處理器也逐漸轉(zhuǎn)化為接收數(shù)字視頻的接口，對數(shù)字圖像處理器檢測的信號發(fā)生器的研制也變得十分迫切。本文介紹了一種基于FPGA的兩種數(shù)字視頻格式輸出的視頻發(fā)生器，它可以產(chǎn)生LVDS制式的數(shù)字視頻信號和CamerLink制式的數(shù)字視頻信號，而且可以通過串口對產(chǎn)生的視頻中的目標(biāo)大小、運動速度、灰度及背景灰度進(jìn)行實時更改。它滿足了對數(shù)字視頻輸入的圖像處理平臺的檢測，具有一定應(yīng)用前景。
關(guān)鍵詞：現(xiàn)場可編程門陣列；視頻發(fā)生器；LVDS；圖像處理平臺

0 引言
在光電測量系統(tǒng)中，需要圖像處理器進(jìn)行圖像采集、處理。而為了對圖像處理器的圖像采集能力及處理能力進(jìn)行評估、檢測，常常需要對圖像處理器輸入特定視頻，進(jìn)行各項功能測試。目前隨著數(shù)字化相機(jī)的廣泛應(yīng)用，圖像處理器多采用數(shù)字化接口。而且對圖像處理器的檢測要求信號發(fā)生器產(chǎn)生的視頻內(nèi)容越來越豐富，幀頻越來越高，而目前檢測圖像處理器的信號發(fā)生器多是標(biāo)準(zhǔn)的模擬視頻輸出，如文獻(xiàn)提出的模擬視頻發(fā)生器，有的雖然能產(chǎn)生數(shù)字視頻但內(nèi)容是固定的，如果對內(nèi)容進(jìn)行更改則需要對數(shù)字視頻信號發(fā)生器重新編程以達(dá)到要求，比較麻煩，不能滿足日益復(fù)雜的要求。因此靈活改變視頻內(nèi)容的數(shù)字視頻信號發(fā)生器的研制變得十分迫切。本文提出一種數(shù)字視頻信號發(fā)生器的設(shè)計方法，此方法可以同時得到LVDS和CamerLink制式的視頻，供數(shù)字化圖像處理器檢測使用。本文提出的設(shè)計方法除可以脫離計算機(jī)獨立使用外，如果想實時更改信號發(fā)生器輸出視頻的各項參數(shù)，無需重新改寫程序，只需把該信號發(fā)生器通過串口連接到計算機(jī)上，即可通過人機(jī)交互的方式對視頻中的目標(biāo)灰度、背景灰度，目標(biāo)大小、目標(biāo)運動速度進(jìn)行更改。此外目標(biāo)的背景還可以從板卡上的SDRAM中選取。與以往的視頻信號發(fā)生器相比，本文提出的信號發(fā)生器除能產(chǎn)生多種數(shù)字化視頻外，還能靈活更改所產(chǎn)生的視頻各項參數(shù)，因此具有一定應(yīng)用價值。

1 硬件組成
數(shù)字視頻發(fā)生器主要卣FPGA模塊、單片機(jī)模塊、串行通信模塊、TTL轉(zhuǎn)L,VDS模塊、FTL轉(zhuǎn)CamerL,ink模塊、SDRAM模塊組成，整個系統(tǒng)框圖如圖1所示。

1．1 工作原理
數(shù)字式視頻信號主要由行同步、幀同步、像素時鐘、圖像數(shù)據(jù)組成。其中行同步?jīng)Q定一行的起始位置，幀同步?jīng)Q定一幀圖像的起始位置，像素時鐘決定一行有多少列圖像數(shù)據(jù)。根據(jù)數(shù)字圖像的組成，可以看出如果想要生成一幅數(shù)字圖像，必須包含上述要素。其行幀信號同圖像的關(guān)系如圖2所示，其中VSYN表示幀同步信號，HSYN表示行同步信號。