電接枝技術(shù)助力高深寬比TSV
加入技術(shù)交流群
3D-IC設(shè)計(jì)者希望制作出高深寬比(HAR>10:1)硅通孔(TSV)，從而設(shè)計(jì)出更小尺寸的通孔，以減小TSV通孔群在硅片上的占用空間，最終改進(jìn)信號(hào)的完整性。事實(shí)上，當(dāng)前傳統(tǒng)的TSV生產(chǎn)供應(yīng)鏈已落后于ITRS對(duì)其的預(yù)測(cè)。以干法和濕法工藝為基礎(chǔ)的傳統(tǒng)解決方案把那些專門設(shè)計(jì)應(yīng)用于MEMS或雙嵌入式的昂貴的工具轉(zhuǎn)而應(yīng)用到工藝窗邊緣或工藝窗外部的工藝處理中。這樣做的結(jié)果要么影響產(chǎn)品的性能，要么使工藝占有成本高得無法接受。當(dāng)AR>5:1時(shí)，PVD薄膜會(huì)變得不連續(xù)；由于使用納米噴涂工具，電離PVD或ALD的成本變得極其昂貴。
本文引用地址：http://www.ex-cimer.com/article/195133.htm當(dāng)前，采用一種納米技術(shù)解決方案可實(shí)現(xiàn)HAR>20:1的結(jié)構(gòu)，而成本只占傳統(tǒng)工藝的一部分。這種工藝被稱為電接枝技術(shù)（Electrografting），通常要沿著TSV的內(nèi)壁形成表面活性共形膜。這種膜比較薄，具有連續(xù)性和粘著性，且十分均勻。這項(xiàng)濕法工藝使用標(biāo)準(zhǔn)電鍍工具，具有極高的成本效益。
TSV對(duì)3D-IC設(shè)計(jì)的影響
雖然把TSV融入主流半導(dǎo)體工藝還需要解決一些技術(shù)難題，但研究TSV對(duì)3D-IC設(shè)計(jì)流程的影響卻十分必要。總的來說，TSV技術(shù)革新受到性能和功能進(jìn)步等設(shè)計(jì)要求的帶動(dòng)，相反，多芯片模塊(MCM)解決方案受到技術(shù)進(jìn)步的推動(dòng)，卻一直不被主流技術(shù)所接納。因此，通過簡(jiǎn)要討論3D-IC的設(shè)計(jì)問題可以對(duì)SAR TSV技術(shù)的主要推動(dòng)力進(jìn)行深層次分析。
我們的研究實(shí)例是一個(gè)移動(dòng)通信應(yīng)用的新型CPU子系統(tǒng)，在堆疊封裝(PoP)結(jié)構(gòu)中包含一個(gè)ARM11基微處理器、一個(gè)2Gb NAND存儲(chǔ)芯片和一個(gè)1Mb DRAM芯片，帶有500個(gè)I/O引腳，其中一半用于電源和接地的布線。此外，需要大約80個(gè)內(nèi)部連接把三個(gè)IC連接到PoP中；這樣，信號(hào)I/O的總數(shù)為330。采用低功率65nm技術(shù)制作的用于最新智能電話的三星S3C6410就是這種CPU子系統(tǒng)的典型實(shí)例。
為了對(duì)這一實(shí)例進(jìn)行分析，我們?cè)O(shè)計(jì)了一個(gè)這種子系統(tǒng)的3D-IC堆疊，并使用TSV技術(shù)把3個(gè)芯片連接起來，其中小型低功率微處理器位于堆疊頂部，兩個(gè)存儲(chǔ)IC位于下部。雖然從功耗的角度來看這種安排并不一定十分理想，但考慮到對(duì)微處理器的低功耗和小尺寸要求，這種選擇就顯得比較合理了。當(dāng)然也可以使用其它結(jié)構(gòu)，不會(huì)影響從這一范例獲得的結(jié)論。
讓我們?cè)敿?xì)介紹一下微處理器的相關(guān)技術(shù)參數(shù)，并做出以下假設(shè)：IC尺寸為8×8mm，#信號(hào)TSV為330，#電源和接地TSV為660 （經(jīng)驗(yàn)數(shù)據(jù)：是#信號(hào) I/O的2倍），晶圓成本/mm2為0.10$。
假設(shè)共有1000個(gè)TSV，通孔密度可達(dá)16TSV/mm2。這樣就可以計(jì)算出1000個(gè)TSV在IC上的空間占用情況。對(duì)深寬比分別為5:1、10:1和20:1的三種TSV進(jìn)行了比較，前提條件是使它們保持相同的通孔深度和相同的禁用區(qū)標(biāo)準(zhǔn)。表1概況了所有相關(guān)數(shù)據(jù)并說明了硅片的實(shí)際占用情況。
表1清楚地表明了高深寬比TSV對(duì)縮小硅片面積的重要影響。節(jié)省的硅片面積隨TSV深寬比的增大呈指數(shù)增長(zhǎng)，隨TSV密度的增大呈線性增長(zhǎng)。換而言之，電接枝技術(shù)使TSV深寬比增大了3倍，使單位面積TSV的數(shù)量增加了8倍。在當(dāng)前的范例中，采用深寬比為20:1的TSV取代5:1的TSV將使每個(gè)晶圓的成本收益達(dá)到731$。
信號(hào)完整性
不斷縮小TSV的直徑可能使信號(hào)完整性下降，這是它的不利之處。通孔排列得越緊密，串?dāng)_和其它寄生效應(yīng)就會(huì)變得越明顯。這個(gè)問題應(yīng)當(dāng)屬于設(shè)計(jì)技巧的范疇，而TSV工藝限制卻不屬于設(shè)計(jì)問題，而應(yīng)當(dāng)屬于設(shè)計(jì)最佳實(shí)踐。舉例來說，由于對(duì)TSV數(shù)量的要求不斷增多，設(shè)計(jì)者便把許多TSV用作信號(hào)通孔周圍的接地屏蔽。通過合理排列TSV，使每個(gè)TSV傳送不同的信號(hào)， 9個(gè)小尺寸TSV的傳輸特性優(yōu)于 1個(gè)大尺寸TSV（圖1）。
電接枝技術(shù)
如上所述，電接枝技術(shù)是一種基于表面化學(xué)配方和工藝的納米技術(shù)解決方案。它用于導(dǎo)體和半導(dǎo)體表面，通過特定先驅(qū)物分子與表面之間的原位化學(xué)反應(yīng)的激發(fā)作用，使各種薄覆蓋層自定向生長(zhǎng)。它屬于濕法工藝，但與電鍍或噴涂工藝不同，它的化學(xué)反應(yīng)發(fā)生在硅表面，而不是發(fā)生在電解容器或電解槽中。各種膜物質(zhì)被直接還原到晶圓表面，最終的穩(wěn)態(tài)也不呈溶液形式。膜是從表面向上生長(zhǎng)的，而不是淀積到硅片表面，從晶圓到籽晶層形成具有高粘著性的共價(jià)鍵薄膜堆疊。電接枝膜能與各種形狀的表面保持共形。整體工藝(隔離、勢(shì)壘、籽晶)均使用標(biāo)準(zhǔn)電鍍工具，工藝成本大幅度下降。
雖然電接枝技術(shù)的工藝成本只占傳統(tǒng)工藝的一部分，但TSV深寬比>20:1時(shí)形成的隔離和金屬化膜的臺(tái)階覆蓋率(底部/頂部厚度比)可高達(dá)90%，且具有極好的粘接性和均勻性，能夠滿足各種類型的電和熱-機(jī)械性能要求（表2）。
評(píng)論