電接枝技術助力高深寬比TSV

在電接枝工藝過程中，來源于偏置表面的電子可充當先驅(qū)物分子的“鍵合籽晶”，在第一層籽晶先驅(qū)物和表面之間形成共價化學鍵。這是一種不使用噴涂或旋涂工藝就能把聚合物絕緣層直接“接枝”到硅表面的有效方法。形成的第一個接植層可用作絕緣層（襯墊層），也可用作采用化學接枝技術進行勢壘層淀積時的粘接促進劑。化學接枝技術與電接枝技術的原理相同，但用于非導體表面。選擇專用化學材料把勢壘催化劑與聚合物堅固地鍵合在一起。這樣，通過化學接枝技術改進了勢壘和聚合物之間的粘著性。然后再把濕銅籽晶電接枝到導電勢壘上，即使在高深寬比TSV條件下也能形成高臺階覆蓋率。電化學電解槽非常穩(wěn)定；膜生長速率及厚度分別受電流密度和電荷的控制。圖2示出TSV深寬比為18:1，被電接枝膜完全堆疊所覆蓋的TSV的SEM截圖，還清晰展示了帶有隔離、阻擋和Cu籽晶的高扇形通孔的頂部近觀圖。

占有成本(COO)

商用、批量生產(chǎn)電鍍工具與電接枝技術所用的工具完全兼容，因此，與干法工藝相比，電接枝技術有很強的成本優(yōu)勢。圖3對深寬比為6:1和10:1的TSV晶圓的批量生產(chǎn)成本優(yōu)勢進行了量化分析。對每個晶圓的膜淀積工藝(隔離、阻擋、籽晶)和完整的TSV制造流程(DRIE+隔離、阻擋、籽晶+CMP)的COO進行了比較。電接枝技術的成本效益遠遠超過了薄膜淀積工藝：在進行高速(=廉價的)DRIE工藝時，電接枝膜沒有受到嚴重扇形邊緣的影響而產(chǎn)生退化；由于這種膜具有高臺階覆蓋率特性，晶圓表面只有少量的冗余材料需要通過CMP去除。這使TSV制造流程的總體成本下降了42%（表3）。

結(jié)論

每次對樣品范例進行批次更新時，都要對基礎設施進行重新改造，從而補充一些先進的技術要素。TSV也不例外，需要擺脫傳統(tǒng)的真空基晶圓級工藝對成本和工藝的限制。電接枝技術運用了最尖端的設計原則，是一種適合批量生產(chǎn)的、可靠的TSV納米制作技術。這種技術可在兩方面使投資迅速得到回報：在工藝方面，與傳統(tǒng)技術相比成本減半；在設計方面，通過使用HAR TSV使硅片的面積下降了10倍。隨著當前半導體工業(yè)正從歷史最低迷時期得以恢復，正是考慮資本部署的最佳時機。對于集成器件制造商（IDM）來說，要想實現(xiàn)專用產(chǎn)品的加工能力，只需要在濕法或干法ROI工藝之間做出抉擇。而對于外包性半導體組裝和測試供應商(OSAT)來說，就會遇到更加嚴峻的問題：是使用現(xiàn)有的制作凸點和WLP的基礎設施，還是接納前端工藝昂貴的工具購置費？一些原本具有系統(tǒng)級收益的前景光明的新型SiP產(chǎn)品，如集成無源器件(IPD)和Si中間層，可能面臨更大的風險。