2014年EDA/IC設計頻道最受關注熱文TOP20

物聯(lián)網(wǎng)(IoT)應用興起，除為半導體廠開創(chuàng)新的市場商機外，亦帶來諸多積體電路(IC)設計新挑戰(zhàn)，特別是系統(tǒng)單芯片(SoC)功能整合度愈來愈高，已使IC設計業(yè)者面臨更嚴峻的數(shù)位和類比混合訊號(Mixed($60.7200) Signal)電路驗證(Verification)挑戰(zhàn)。

Cadence全球營運暨系統(tǒng)和驗證事業(yè)群執(zhí)行副總裁黃小立表示，近年來亞太區(qū)芯片設計公司對驗證工具的需求已顯著攀升。

益華電腦(Cadence)全球營運暨系統(tǒng)和驗證事業(yè)群執(zhí)行副總裁黃小立表示，物聯(lián)網(wǎng)應用須具備感測、處理和連結(jié)等能力，而SoC要在兼顧小尺寸、低功耗和低成本的前提下整合上述功能，將面臨許多挑戰(zhàn)。

TOP 16 炬力取得CEVA-TeakLite-4 Audio DSP和 CEVA-Bluetooth IP授權(quán)

炬力集成電路設計有限公司(以下簡稱“炬力集成”，納斯達克證券交易所代碼：ACTS)，中國最大的便攜式多媒體SoC供應商之一，攜手CEVA公司(納斯達克證券交易所代碼：CEVA)，領先的專為無線、消費性和多媒體應用提供IP平臺解Q方案和數(shù)位信號處理器(DSP) 核心授權(quán)商，今日宣布炬力集成已取得CEVA公司CEVA-TeakLite-4 DSP 和 CEVA-Bluetooth 4.0 IP的授權(quán)。

CEVA-TeakLite-4 DSP架構(gòu)滿足了半導體工業(yè)各類設備在實現(xiàn)高音質(zhì)和語音性能以及低功耗方面的需求。高級預處理技術(shù)可以降低背景噪聲并改善語音清晰度，同時也支持計算密集的算法。CEVA-TeakLite-4 DSP和CEVA-Bluetooth 4.0 IP將為炬力產(chǎn)品提供一個低功耗和高性價比的藍牙平臺。

TOP 17 創(chuàng)意電子采用數(shù)字設計實現(xiàn)系統(tǒng)完成首個量產(chǎn)產(chǎn)品設計

美國加州圣何塞(2014年10月21日) -全球知名電子設計創(chuàng)新領先公司Cadence設計系統(tǒng)公司(NASDAQ： CDNS) 和彈性客制化IC設計領導廠商(Flexible ASIC Leader™)創(chuàng)意電子(Global Unichip Corp. GUC)宣布，創(chuàng)意電子在臺積電16納米FinFET Plus (16FF +)制程上采用Cadence® Encounter®數(shù)字設計實現(xiàn)系統(tǒng)完成首個高速運算ASIC的設計方案(tape-out)。創(chuàng)意電子結(jié)合16FF+制程的性能優(yōu)勢，K采用 Cadence數(shù)字設計解決方案可以使ASIC的操作時序提升18%、且功耗減少28%，以及系統(tǒng)性能提升2倍。

創(chuàng)意電子運用Cadence Encounter數(shù)字設計實現(xiàn)方案解決了在16FF+上出現(xiàn)的設計挑戰(zhàn)，包括增加的雙重成像和FinFET設計規(guī)則檢驗(DRC)、時序和功耗變化以及處理量的要求。

TOP 18 Silicon Labs推出業(yè)界最小尺寸PCI Express時鐘IC

高性能模擬與混合信號IC領導廠商Silicon($1031.2500) Labs今天宣布針對消費電子和嵌入式應用推出業(yè)界最小尺寸的符合PCI Express(PCIe)標準的時鐘發(fā)生器芯片，在這些應用中可靠性、板面積、器件數(shù)量和功耗通常是其關鍵設計要素。設計旨在滿足PCIe Gen 1/2/3標準的嚴格規(guī)范，新型的Si50122時鐘憑借Silicon($1031.2500) Labs低功耗PCIe和CMEMS®技術(shù)為各類應用提供了節(jié)能、免片外晶體的時鐘解決方案，這些應用包括數(shù)字錄像機和靜態(tài)照相機、IP機頂盒、高清視頻 流播放機、高清晰度數(shù)字電視、家庭娛樂和音頻系統(tǒng)、多功能打印機、消費類和小型商業(yè)存儲設備、家庭網(wǎng)關和無線接入設備等。

Si50122是第一個集成Silicon($1031.2500) Labs CMEMS專利技術(shù)的時鐘發(fā)生器芯片。片內(nèi)的CMEMS諧振器為芯片內(nèi)的CMOS時鐘電路提供了一個穩(wěn)定的頻率參考，省去了通常所需的大體積、分立的石英 晶體。通過利用CMEMS技術(shù)，Si50122 PCIe時鐘提供了極佳的抗沖擊和抗振動性，即使在惡劣的條件下(例如極端溫度變化)也能夠確保高可靠性并保證性能。手持消費電子產(chǎn)品容易遭遇碰撞或跌落 的情況，使用穩(wěn)固的CMEMS PCIe時鐘發(fā)生器而不是基于晶體的解決方案，能夠消除由于石英諧振器損壞而導致系統(tǒng)故障的風險。

TOP 19 Cadence Incisive 13.2平臺為 SoC 驗證性能和生產(chǎn)率設定新標準

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ： CDNS)今天發(fā)布了新版 Incisive® 功能驗證平臺，再一次為整體驗證性能和生產(chǎn)率設定新標準。同時應對知識產(chǎn)權(quán)(IP)模塊級到芯片級及片上系統(tǒng)(SoC)驗證的挑戰(zhàn)，Incisive13.2 平臺通過兩個新的引擎及附加的自動化功能，把仿真性能提升了一個數(shù)量級來加速SoC驗證的收斂。

“我們必須用有限的資源面對不斷增長的驗證挑戰(zhàn)。”安霸公司(Ambarella， Inc.)工程部門副總裁 Chan Lee 指出：“2013 年，我們通過采用X-propagation，幫助我們顯著的加快針對復位的仿真性能。Incisive 驗證平臺提供的附加自動化功能有助于提高我們的驗證生產(chǎn)率。”

“驗證工程師面臨時間和強大驗證性能需求方面的壓力。Incisive 13.2 不但解決了這些問題，同時還超越了每秒原始時鐘所賦予的內(nèi)涵，囊括從Formal Apps、調(diào)試到度量指標的分析來加速驗證過程的收斂。自動化與集成的結(jié)合為我們的客戶提供真正的收益，從而減輕 SoC 驗證的壓力。” Cadence高級驗證解決方案研發(fā)副總裁 Andy Eliopoulos 說。

TOP 20 EMC對策元件，支持車載的3端子貫通濾波器系列的開發(fā)與量產(chǎn)

TDK株式會社為了促進汽車“安全性能”與“信息通信技術(shù)(ICT)功能”的飛速發(fā)展，針對車載開發(fā)了3端子貫通濾波器(EMC對策元件)，并將從2015年1月起開始量產(chǎn)。

通過將敝社所積累的車載MLCC設計技術(shù)，應用于作為EMC元件且擁有一定實際成果的3端子貫通濾波器中，從而開發(fā)與量產(chǎn)了該系列產(chǎn)品，以期為今后的汽車安全與安心做出貢獻。該系列針對要求高可靠性的汽車市場，除保證125℃產(chǎn)品以外，還具有支持額定電流10A的大電流產(chǎn)品系列。

近年來汽車不斷朝著電子化發(fā)展，除了“行駛、轉(zhuǎn)彎、停止”等與汽車基本性能相關的用途外，最近還新增搭載了與“安全”相關的防碰撞用圖像識別車載相機和GHz波段的雷達。因此，由于半導體工作頻率的高速化，對因此所產(chǎn)生的傳導噪音與輻射噪音的對策元件的需求在不斷增加。作為一種解決方案，敝社提出了支持車載且可靠性高的3端子貫通濾波器。