具有實(shí)時(shí)跟蹤功能的憶阻視覺傳感器架構(gòu)
因此,當(dāng)Vmax試圖快速觸達(dá)VS過程中,Vmin也在做同樣的事情,只不過速度較慢。這里,灰色區(qū)域快速變大。在若干個(gè)幀后,兩個(gè)閾壓限制VS,吸收全部信號(hào)變化,這樣不會(huì)再產(chǎn)生任何熱像素。從此,灰色區(qū)域恢復(fù)窄狀和最大像素敏感度。
圖6:利用內(nèi)部三個(gè)憶阻器執(zhí)行動(dòng)態(tài)背景提取的像素示意圖
IV. 像素實(shí)現(xiàn)
可以用兩個(gè)理想的低通濾波器來實(shí)現(xiàn)等式(10)-(13)。如圖5所示,LPF1實(shí)現(xiàn)等式(10)和(11),LPF2實(shí)現(xiàn)等式(12)和(13)。假設(shè)理想二極管D1-D4(無電壓降),且RL> RH, 每個(gè)模塊實(shí)現(xiàn)兩個(gè)不同的一階阻容濾波器,TH = RHC,且TL = RLC, 其中RH>> RL。監(jiān)視場景中的事件需要從幾秒到幾十秒的大范圍時(shí)間常數(shù)濾波器,這意味R和C應(yīng)該分別是兆歐和微法量級(jí)的電阻器和電容器。每個(gè)模塊(LPF1, LPF2)都必須能夠從一個(gè)時(shí)間常數(shù)切換到另一個(gè)時(shí)間常數(shù),從而取得自適應(yīng)算法所需的行為特性。為取得一個(gè)高效的視覺傳感器架構(gòu),這種雙邊峰值檢測(cè)和濾波操作必須在像素附近的位置完成。為此,有些人提出定制CMOS傳感器解決方案[17],[7],[18],使用開關(guān)電容器技術(shù)模擬每個(gè)像素里面的兩個(gè)濾波器。不過,這種設(shè)計(jì)方法有以下兩個(gè)缺點(diǎn):(a)兩個(gè)閾壓值在模擬存儲(chǔ)器內(nèi)的保留時(shí)間達(dá)不到應(yīng)用的求;(b)充當(dāng)模擬存儲(chǔ)單元的電容器占用的芯片面積過大,影響像素間距變小。為解決這些主要問題,我們探討能否用一個(gè)憶阻器代替濾波器的部分功能,發(fā)揮其非易失性存儲(chǔ)和納米級(jí)尺度的優(yōu)勢(shì)。此外,通過數(shù)字脈沖(電壓或電流)信號(hào)很容易控制憶阻器的電阻,按照?qǐng)D4的工作原理,我們的像素解決方案依靠三個(gè)憶阻器(MS, Mmax,Mmin)保存與信號(hào)VS成正比的電阻值和兩個(gè)閾壓Vmax和Vmin。像素解決方案的原理示意圖如圖6所示。光頻轉(zhuǎn)換器 (L2F)模塊將留在像素上的光強(qiáng)轉(zhuǎn)換成固定脈寬(△T)且頻率與光生電流(Iph)成正比的數(shù)字脈沖,在像素復(fù)位過程中,MS電阻值置于最高值(MSL = ROFF ),等待L2F數(shù)字脈沖設(shè)置電阻值。
圖7:像素在積分時(shí)間(Ti)內(nèi)的時(shí)序圖,L2F將n個(gè)數(shù)字電流脈沖I1饋入MS,使憶阻器電阻在Roff至R(n)范圍內(nèi)變化
圖8:與像素的四個(gè)不同狀態(tài)有關(guān)(max,min)的憶阻器控制: LL,HL,LH,HH
圖9:在每個(gè)更新脈沖 (PLS)后,通過憶阻器電阻值(Mmax, Mmin)表達(dá)兩個(gè)閾壓在每個(gè)像素狀態(tài)(表I所列像素狀態(tài): S1, S2, S3, S4)的預(yù)計(jì)行為。S1、S2和S3是發(fā)生在傳感器工作期間的典型狀態(tài),而S4則發(fā)生在傳感器校準(zhǔn)階段,是專門生成的信號(hào)。
A. 曝光時(shí)間
在曝光時(shí)間(Ti)內(nèi), L2F轉(zhuǎn)換器生成一串振幅I1、脈寬△T且頻率與光強(qiáng)成正比的電流脈沖,送入MS,如圖7所示。下面的等式通過狀態(tài)變量w(t)描述了MS的狀態(tài):
其中,RON是低電阻,D是憶阻器長度,uv是摻雜遷移率,n是L2F在曝光時(shí)間內(nèi)生成的脈沖數(shù)量,在施加n個(gè)脈沖后,最終電阻值是:
B. 讀出和熱像素偵測(cè)
在曝光時(shí)間后,比較MS與Mmax和Mmin值,因此,像素連接位線(SEL=H),向三個(gè)憶阻施加相同的偏置電流Ibias,使憶阻器電壓施加到三個(gè)位線上(blS,blH, blL)。然后將blS與blH和blL電壓分別比較,以檢測(cè)潛在熱像素條件。將SW1、SW2和SW3都設(shè)到位置”3”,因此,使共節(jié)點(diǎn)C短接Vref,向Mmax和Mmin施加偏置電流Ibias。最后,取得下面的電壓降:
使用置于像素外部的兩個(gè)時(shí)鐘驅(qū)動(dòng)的列級(jí)(HBLOCK)比較器完成熱像素檢測(cè)。表I列出了不同像素狀態(tài)的數(shù)字輸出信號(hào)。
C. 閾壓更新
圖8描述了兩個(gè)憶阻器(Mmax和Mmin)的控制與S1、S2、S3和S4四個(gè)像素狀態(tài)的關(guān)系。為實(shí)現(xiàn)一個(gè)時(shí)間常數(shù)TH短的濾波器,用信號(hào)PLS生成的△TP脈寬的電流脈沖IPH驅(qū)動(dòng)憶阻,饋入HBLOCK。通過估算注入到器件的電荷qHOT = IH△TP和施加的脈沖數(shù)量”m”,設(shè)置濾波器的時(shí)間常數(shù)。另一方面,考慮到冷像素條件,慢濾波器負(fù)責(zé)處理電荷qCOLD = IPL△TP,qCOLD qHOT。這意味,給憶阻器提供的電荷量相同時(shí),在qCOLD情況下,憶阻變化不大。通過選用圖8所示的電路配置,有時(shí)可以進(jìn)行兩個(gè)閾壓的更新過程。假設(shè)像素狀態(tài)是S3,向Mmax饋入qHOT = IH△TP , 同時(shí)向Mmin饋入qCOLD= (IH-Id) △TP, Id = IH-IL。在這種情況下,兩個(gè)閾壓(Vmax和Vmin)都接近電流信號(hào)VS,但是以不同的速度接近(Vmax上升快,Vmin下降慢)。
V. 仿真結(jié)果
我們使用MATLAB建立了自適應(yīng)背景提取算法模型并進(jìn)行了仿真測(cè)試[7],[18]。如圖6所示,我們模擬了像素架構(gòu)的四種不同狀態(tài),使用Cadence Spectre [19]通過電仿真再現(xiàn)了圖9所描述的預(yù)期行為。像素架構(gòu)設(shè)計(jì)采用3.3V、0:35m CMOS制造工藝,按照[9]和[20]所列等式,使用Verilog-A模擬憶阻器行為,選擇寬憶阻范圍(RON = 200Ω,ROFF = 200KΩ),以覆蓋更大的動(dòng)態(tài)范圍。曝光時(shí)間值不宜過大,以不會(huì)在高頻光阻編碼過程中導(dǎo)致Ms進(jìn)入導(dǎo)通狀態(tài)為準(zhǔn)。
使用相同的仿真參數(shù)驗(yàn)證四個(gè)像素狀態(tài),仿真結(jié)果見圖10。用L2F在10 ms曝光時(shí)間(Ti)內(nèi)生成的數(shù)字脈沖設(shè)置Ms。在憶阻重置到ROFF狀態(tài)前,比較Ms的最終值與Mmax和 Mmin值。然后,根據(jù)像素條件,對(duì)Mmax和Mmin進(jìn)行相應(yīng)的調(diào)整。圖10a是圖8的像素狀態(tài)S1的仿真結(jié)果。這里,像素工作正常,如曲線所示,Mmax和Mmin保持向Ms緩慢匯合的趨勢(shì)。我們還注意到,熱像素的二進(jìn)制信號(hào)始終是低電平狀態(tài)。
在像素的其它狀態(tài): 圖8中的S2, S3,S4,仿真結(jié)果發(fā)現(xiàn)一個(gè)熱像素,我們觀察到兩種情況。一種是,熱狀態(tài)像素直接隨正常像素條件變化,另一種情況是熱狀態(tài)像素(典型S4)將必須變成另一個(gè)熱像素條件(S2 或S3),才能返回到正常條件(S1)。
A. 直接從熱像素狀態(tài)轉(zhuǎn)到冷像素狀態(tài)
像素狀態(tài)S2和S3通常直接轉(zhuǎn)到正常像素條件。從圖10b不難看出,在S2狀態(tài)中,Mmax和Mmin嘗試以不同的時(shí)間常量接近Ms,在這個(gè)過程中,Mmax升高速度比快Mmin很多,直到像素恢復(fù)到正常工作條件為止。如圖10c所示,當(dāng)像素在S3狀態(tài)時(shí)出現(xiàn)反轉(zhuǎn),Mmin以比Mmax更快速度的下降接近Ms。圖10d是S4狀態(tài)的仿真結(jié)果。在這種情況下,Mmax上升速率與Mmin下降速率相同,直到像素恢復(fù)到正常條件為止。在所有情況下,變化速率是由所施加的電流脈沖振幅控制的。
B. 從一個(gè)熱像素狀態(tài)轉(zhuǎn)到另一個(gè)熱像素狀態(tài),然后轉(zhuǎn)至冷像素
雖然S4是一個(gè)典型的禁用狀態(tài),是根據(jù)Mmax和Mmin兩個(gè)閾值發(fā)生的熱像素,但是通常發(fā)生在校準(zhǔn)階段系統(tǒng)上電過程中。在這種情況,傳感器是照片拍攝模式,算法嘗試將兩個(gè)閾值快速匯合到冷像素條件,同時(shí)像素故意設(shè)置為狀態(tài)S4。這個(gè)階段可需要幾個(gè)幀,直到整個(gè)像素達(dá)到冷狀態(tài)為止。在S4狀態(tài),熱像素不視為潛在報(bào)警。在圖10e中,上邊界Mmax在下邊界Mmin之前穩(wěn)定,導(dǎo)致S4轉(zhuǎn)至S2,再轉(zhuǎn)至S1。圖10f是這種情況的結(jié)果:Mmin在Mmax之前穩(wěn)定; 我們觀察到,從S4進(jìn)入S3,再進(jìn)入S1。
圖10:內(nèi)置三個(gè)憶阻器執(zhí)行動(dòng)態(tài)背景提取的像素架構(gòu)在圖6所示LL, HL, LH, HH條件下的電仿真結(jié)果。圖a, b, c, d分別是四個(gè)不同控制狀態(tài)S1, S2, S3、S4的仿真,從熱直接變冷。圖e, f是控制狀態(tài)S4仿真,從熱間接變冷,還描述了每個(gè)像素狀態(tài)的熱像素(HOT)二進(jìn)制信號(hào)。紅色條狀圖表示與上閾壓V max有關(guān)的異常事件(熱像素檢測(cè)),上閾壓V max由Mmax決定;而藍(lán)色條狀圖代表下閾壓V min有關(guān)的異常事件,下閾壓V min由Mmin決定,詳見圖4給出的算法工作原理。
VI. 結(jié)論
本文論述了如何有效地結(jié)合CMOS電子元器件使用憶阻器,實(shí)現(xiàn)一個(gè)高效分布式處理兼?zhèn)浯鎯?chǔ)功能的視覺傳感器架構(gòu),執(zhí)行穩(wěn)健的實(shí)時(shí)圖像處理。本文主要論述了被稱作目標(biāo)跟蹤引擎的自適應(yīng)背景提取技術(shù)。憶阻器具有納米級(jí)尺度和非易失性,有望成為全新的嵌入式分布處理和存儲(chǔ)功能兼?zhèn)涞牟⑿杏?jì)算機(jī)的理想元器件。當(dāng)芯片內(nèi)部濾波器需要長時(shí)間常數(shù)或片上存儲(chǔ)器需要更長的數(shù)據(jù)保存時(shí)間時(shí),憶阻器的特性將具有更重要的意義。
參考文獻(xiàn)
[1] J. Choi, S. Park, J. Cho, and E. Yoon, “A 3.4 w cmos image sensor withembedded feature-extraction algorithm for motion-triggered object-ofinterestimaging,” in Solid-State Circuits Conference Digest of TechnicalPapers (ISSCC), 2013 IEEE International, Feb 2013, pp. 478–479.
[2] P. Lichtsteiner, C. Posch, and T. Delbruck, “A 128 x 128 120dB30mW Asynchronous Vision Sensor that Responds to Relative IntensityChange,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2006, pp. 25–26.
[3] N. Massari, M. Gottardi, and S. A. Jawed, “A 100W 64128 像素sContrast-Based Asynchronous Binary Vision Sensor for Wireless SensorNetwors,,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2008, pp. 588–589.
[4] G. Kim, M. Barangi, Z. Foo, N. Pinckney, S. Bang, D. Blaauw, andD. Sylvester, “A 467nw cmos visual motion sensor with temporalaveraging and 像素 aggregation,” in Solid-State Circuits ConferenceDigest of Technical Papers (ISSCC), 2013 IEEE International. IEEE,2013, pp. 480–481.
[5] T. Ohmaru, T. Nakagawa, S. Maeda, Y. Okamoto, M. Kozuma,S. Yoneda, H. Inoue, Y. Kurokawa, T. Ikeda, Y. Ieda et al., “6.5 25.3wat 60fps 240160-像素 vision sensor for motion capturing with in-像素non-volatile analog memory using crystalline oxide semiconductor fet,”in Solid-State Circuits Conference-(ISSCC), 2015 IEEE International.IEEE, 2015, pp. 1–3.
評(píng)論