FinFET 技術(shù)中的電路設(shè)計(jì)：演進(jìn)還是革命?

所有大型晶圓代工廠都已宣布 FinFET 技術(shù)為其最先進(jìn)的工藝。Intel 在 22 nm 節(jié)點(diǎn)上采用該晶體管¹，TSMC 在其 16 nm 工藝上使用²，而 Samsung 和 GlobalFoundries 則將其用于 14 nm 工藝中³。與所有新工藝一樣，對(duì)于 IC 設(shè)計(jì)人員來說最重要的問題是“這對(duì)我意味著什么?”新的,更小的工藝意味著設(shè)計(jì)人員將可獲益于更低的功耗、更高的面積利用率以及源自半導(dǎo)體縮放的其他傳統(tǒng)的改善。但除了這些優(yōu)勢(shì)外，還存在著一定的學(xué)習(xí)成本，以了解新的設(shè)計(jì)規(guī)則、參數(shù)差異，以及必須實(shí)施才能在新節(jié)點(diǎn)進(jìn)行設(shè)計(jì)的新方法或改進(jìn)的方法。目前為止，收益總能證明成本的價(jià)值所在。對(duì) FinFET 來說也是這樣嗎?

與其他所有新技術(shù)一樣，FinFET 工藝包含一種與學(xué)習(xí)如何使用其進(jìn)行設(shè)計(jì)相關(guān)的成本。由于 FinFETs 是一種完全不同的晶體管，問題變成，這種改變是漸進(jìn)的(典型學(xué)習(xí)成本)還是革命性的(顯著學(xué)習(xí)成本)。答案取決于你的觀點(diǎn)…

漸進(jìn)

首先要記住的是，對(duì)于大多數(shù)晶圓代工廠來說，16 nm 和 14 nm 的后道工序 (BEOL) 結(jié)構(gòu)與 20 nm 節(jié)點(diǎn)的一樣。20 nm 采用了雙重曝光 (DP)4，對(duì)設(shè)計(jì)和制造界產(chǎn)生了極大影響。DP 推動(dòng)了設(shè)計(jì)流程的變化，是 EDA 工具在設(shè)計(jì)、驗(yàn)證、寄生參數(shù)提取和分析方面變化的催化劑。

幸運(yùn)的是，DP 的挑戰(zhàn)就發(fā)生在最近。三重曝光或多重曝光業(yè)已到來，但并非用于現(xiàn)有的 FinFET 工藝。由于 BEOL 與 20 nm 相同，設(shè)計(jì)人員最需學(xué)習(xí)并了解前道工序 (FEOL) 幾何形狀的變化。圖 1 是具有單“鰭片”的 FinFET 器件圖示，當(dāng)然大部分 FinFET 器件都有多鰭片。

圖 1：?jiǎn)?ldquo;鰭片”FinFET。(信息來源：GLOBALFOUNDRIES)

第一次看到這些器件時(shí)，大部分設(shè)計(jì)人員會(huì)問以下問題：

1. 如何設(shè)計(jì)?

2. 一個(gè)器件應(yīng)包含多少鰭片?

3. 鰭片尺寸/間距應(yīng)該是多少?

4. 如何獲取所需信息來了解幾何形狀與電氣性能的折衷方案?

這些都是棘手的問題!通常，設(shè)計(jì)人員，尤其是數(shù)字設(shè)計(jì)人員，在權(quán)衡晶體管結(jié)構(gòu)和電氣性能時(shí)將寬度、長(zhǎng)度和面積作為參數(shù)進(jìn)行考量。FinFET 設(shè)計(jì)的性質(zhì)可能極大地改變這一切。幸運(yùn)的是，大多數(shù)晶圓代工廠已考慮到這一點(diǎn)，并為FinFET 工藝開發(fā)了一種與 20nm 及以上工藝相同的設(shè)計(jì)方法。

沒錯(cuò)，對(duì)于這第一代 FinFET，設(shè)計(jì)人員沒有設(shè)計(jì)/開發(fā)鰭片(除非是 SRAM 設(shè)計(jì)人員)。如同之前的節(jié)點(diǎn)，IC 設(shè)計(jì)人員將會(huì)通過定義器件的寬度、長(zhǎng)度和面積來設(shè)計(jì)晶體管。設(shè)計(jì)、驗(yàn)證、提取和分析工具將根據(jù)晶圓代工廠的規(guī)范將版圖分解為鰭片，然后執(zhí)行必要的分析來進(jìn)行物理驗(yàn)證、參數(shù)和寄生計(jì)算，甚至是執(zhí)行幾何形狀填充和電路仿真。

通過這些 EDA 創(chuàng)新，如果你是即將采用 FinFET 工藝的數(shù)字設(shè)計(jì)人員且最近的節(jié)點(diǎn)是 20 nm，那么 FinFETs 只不過是一種漸進(jìn)的變化。BEOL 沒有新的內(nèi)容，物理設(shè)計(jì)在很大程度上仍舊保持不變，而 EDA 工具負(fù)責(zé)執(zhí)行必要的分析。

革命性

圖 2 更加真實(shí)地描述出了 FinFET，用弧形代替了之前示例中的方框和平面。大部分設(shè)計(jì)人員都同意，預(yù)測(cè)這種結(jié)構(gòu)的電氣性能需要重大創(chuàng)新。器件及其互連周圍的電場(chǎng)比他們?cè)趥鹘y(tǒng) MOSFET 中遇到的要復(fù)雜得多。另外，F(xiàn)inFET 器件的驅(qū)動(dòng)能力比同樣尺寸的 MOSFET 更強(qiáng)，這意味著設(shè)計(jì)人員在預(yù)測(cè)電氣行為方面將需要更高的精確度。為滿足這些要求，就需要新的技術(shù)來進(jìn)行器件和其互連的建模。

圖 2：弧形結(jié)構(gòu)的 FinFET 圖示(TEM 圖片來源：ChipWorks;仿真來源：Gold Standard Simulations Ltd.)

另外，從模擬或 IP 設(shè)計(jì)人員的角度來看，上述設(shè)計(jì)方法(鰭片由晶圓代工廠實(shí)施)并非首選模型。這些設(shè)計(jì)人員希望能獲得更大的自由度，以減少滲漏、匹配驅(qū)動(dòng)能力、提高頻率響應(yīng)以及推動(dòng)電氣和幾何限制，而這些都是固定鰭片無法做到的。根據(jù)其性質(zhì)，這種設(shè)計(jì)是定制的，而無法控制鰭片數(shù)量或大小對(duì)于其中很多設(shè)計(jì)人員來說是非常別扭。

對(duì)于從 28 nm 或以上工藝跳到 FinFET 工藝的定制、模擬或 IP 設(shè)計(jì)人員來說，這種設(shè)計(jì)是革命性的，但不一定是字面上的“全新改良”。雖然有工具創(chuàng)新來緩和這種過渡，進(jìn)行這種設(shè)計(jì)的方法與其習(xí)慣的設(shè)計(jì)手法相比可能更顯嚴(yán)格。采用傳統(tǒng) MOSFET 工藝，這些設(shè)計(jì)人員設(shè)計(jì)定制化的晶體管包括定制其尺寸和方向。對(duì)于 FinFET，設(shè)計(jì)人員將通過更少的變量來達(dá)成所需的電氣響應(yīng)。有人懷疑是否可以通過 FinFET 工藝來完成先進(jìn)的模擬設(shè)計(jì)，而關(guān)于此問題，已經(jīng)有很多人討論過了。答案是肯定的，但需要對(duì)設(shè)計(jì)方法進(jìn)行重大改變，且可能需要更多的實(shí)驗(yàn)。

參考文獻(xiàn)

¹ http://www.intel.com/content/www/us/en/silicon-innovations/intel-22nm-technology.html

² http://www.eetimes.com/document.asp?doc_id=1319511

³ http://www.samsung.com/global/business/semiconductor/news-events/press-releases/detail?newsId=12461

http://www.globalfoundries.com/technology/14XM.aspx

⁴ https://www.semiwiki.com/forum/content/1403-double-patterning-technology-dac.html