基于FPGA實(shí)現(xiàn)邏輯芯片的功能故障測(cè)試

在最原始的測(cè)試過程中，對(duì)集成電路（IntegratedCircuit,IC）的測(cè)試是依靠有經(jīng)驗(yàn)的測(cè)試人員使用信號(hào)發(fā)生器、萬用表和示波器等儀器來進(jìn)行測(cè)試的。這種測(cè)試方法測(cè)試效率低，無法實(shí)現(xiàn)大規(guī)模大批量的測(cè)試。隨著集成電路的集成度和引腳數(shù)的不斷增加，工業(yè)生產(chǎn)上必須要使用新的適合大規(guī)模電路測(cè)試的測(cè)試方法。在這種情況下，集成電路的自動(dòng)測(cè)試儀開始不斷發(fā)展。

　　現(xiàn)在國(guó)內(nèi)的同類型產(chǎn)品中，一部分采用了單片機(jī)實(shí)現(xiàn)，這部分儀器分析速度慢，難以用于大規(guī)模的測(cè)試系統(tǒng)之中，并且在管腳的擴(kuò)展性上受到嚴(yán)重的限制。另一部分使用了DSP芯片，雖然功能上較為完善，但造價(jià)不菲，實(shí)用性能有限。本文的設(shè)計(jì)是基于FPGA實(shí)現(xiàn)邏輯芯片的功能故障測(cè)試。由于FPGA芯片價(jià)格的不斷下降和低端芯片的不斷出現(xiàn)，使用FPGA作為主控芯片可以更適合于市場(chǎng)，且有利于對(duì)性能進(jìn)行擴(kuò)展。實(shí)驗(yàn)表明，該系統(tǒng)設(shè)計(jì)合理，能對(duì)被測(cè)芯片進(jìn)行準(zhǔn)確的功能測(cè)試。

　　1.邏輯芯片功能測(cè)試的基本理論簡(jiǎn)介

　　功能測(cè)試也稱為合格-不合格測(cè)試，它決定了生產(chǎn)出來的元件是否能正常工作。一個(gè)典型的測(cè)試過程如下：將預(yù)先定義的測(cè)試模板加載到測(cè)試設(shè)備中，它給被測(cè)元件提供激勵(lì)和收集相應(yīng)的響應(yīng)；需要一個(gè)探針板或測(cè)試板將測(cè)試設(shè)備的輸入、輸出與管芯或封裝后芯片的相應(yīng)管腳連接起來。測(cè)試模板指的是施加的波形、電壓電平、時(shí)鐘頻率和預(yù)期響應(yīng)在測(cè)試程序中的定義。

　　元件裝入測(cè)試設(shè)備，測(cè)試設(shè)備執(zhí)行測(cè)試程序，將輸入模板序列應(yīng)用于被測(cè)元件，比較得到的和預(yù)期的響應(yīng)。如果觀察到不同，則表示元件出錯(cuò)，即該元件功能測(cè)試不合格。

　　2.測(cè)試系統(tǒng)設(shè)計(jì)

　　該測(cè)試系統(tǒng)由下位機(jī)硬件電路和上位機(jī)測(cè)試軟件兩大部分構(gòu)成。系統(tǒng)采用功能模塊化設(shè)計(jì)，控制靈活，操作簡(jiǎn)單，而且采用ROM存儲(chǔ)測(cè)試向量表庫，方便以后的芯片型號(hào)添加和擴(kuò)展，有很好的實(shí)際應(yīng)用性。

　　2.1 硬件設(shè)計(jì)

　　系統(tǒng)硬件主要由FPGA控制器模塊、串口通信模塊、電平比較模塊和測(cè)試平臺(tái)模塊構(gòu)成，其結(jié)構(gòu)如圖1所示。

　圖1 系統(tǒng)硬件結(jié)構(gòu)圖

　　控制器模塊選用Altera的FPGA芯片EP3C16Q240C8N,配置芯片選用EPCS4.控制器由使用VerilogHDL硬件語言實(shí)現(xiàn)了包括串口接收模塊、數(shù)據(jù)轉(zhuǎn)換與測(cè)試保護(hù)模塊和串口發(fā)送模塊三個(gè)部分的功能設(shè)計(jì)。串口接收模塊完成與串口芯片MAX3232進(jìn)行通信，接收由上位機(jī)發(fā)送來的測(cè)試指令；數(shù)據(jù)轉(zhuǎn)換與測(cè)試保護(hù)模塊產(chǎn)生實(shí)現(xiàn)一個(gè)類似于D觸發(fā)器的保護(hù)器，對(duì)測(cè)試端的被測(cè)芯片輸出腳進(jìn)行雙保護(hù)，保證其在測(cè)試后的回測(cè)值不受初值影響；串口發(fā)送模塊將測(cè)試后得到的數(shù)據(jù)組合為一個(gè)回測(cè)寄存器，并按照串口通信協(xié)議將回測(cè)數(shù)據(jù)發(fā)送回上位機(jī)。

　　串口通信模塊選用MAX3232芯片，現(xiàn)串口的全雙工數(shù)據(jù)傳輸。

　　E818電平比較電路為邏輯功能測(cè)試的核心硬件部分。E818是SEMTECH公司專門針對(duì)ATE邏輯功能測(cè)試而開發(fā)的窗口比較器芯片，它解決了被測(cè)對(duì)象DUT芯片的雙向輸入數(shù)據(jù)電平要求。

　　2.2 軟件設(shè)計(jì)

　　系統(tǒng)軟件上位機(jī)軟件是使用VC++6.0來編寫的。上位機(jī)調(diào)用Access中的測(cè)試數(shù)據(jù)，經(jīng)串口發(fā)送出后，系統(tǒng)硬件就會(huì)運(yùn)行測(cè)試程序。測(cè)試結(jié)束后硬件系統(tǒng)會(huì)將測(cè)試得到的返回?cái)?shù)據(jù)發(fā)送回上位機(jī)軟件。這時(shí)，上位機(jī)軟件接收到返回?cái)?shù)據(jù)后需要對(duì)返回?cái)?shù)據(jù)與標(biāo)準(zhǔn)無故障值進(jìn)行對(duì)比，以確定此次測(cè)試是否正確通過。所以上位機(jī)軟件的功能分為：數(shù)據(jù)庫的調(diào)用，測(cè)試矢量的接收和發(fā)送和回測(cè)信號(hào)的對(duì)比三大部分。系統(tǒng)軟件流程圖如圖2所示。

圖2 系統(tǒng)軟件流程圖

　　3.系統(tǒng)測(cè)試驗(yàn)證

　　3.1 常規(guī)測(cè)試

　　以芯片74LS08為例，測(cè)試流程如下：

　　（1）使用Microsoft Office Access2003軟件建立測(cè)試數(shù)據(jù)庫，并在數(shù)據(jù)庫中建立幾款不同被測(cè)芯片的測(cè)試數(shù)據(jù)。