<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 新品快遞 > Cadence弄潮神經(jīng)網(wǎng)絡(luò),發(fā)布高性能DSP IP

          Cadence弄潮神經(jīng)網(wǎng)絡(luò),發(fā)布高性能DSP IP

          —— Cadence Tensilica Vision C5 DSP擅長視覺、雷達、融合傳感器計算
          作者:王瑩 時間:2017-05-23 來源:電子產(chǎn)品世界 收藏

            近日,發(fā)布了首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡(luò)DSP IP,引起了業(yè)界的關(guān)注。

          本文引用地址:http://www.ex-cimer.com/article/201705/359564.htm

            實際上,多家公司正在推出或研制神經(jīng)網(wǎng)絡(luò)IP、解決方案。的方案有何優(yōu)勢?公司Tensilica事業(yè)部資深市場群總監(jiān)Steve Roddy為此專程來到北京,向媒體介紹其特點。

            Vision C5概況

            在神經(jīng)網(wǎng)絡(luò)的器件方面,英偉達主宰了通用GPU。此次Cadence Tensilica發(fā)布的神經(jīng)網(wǎng)絡(luò)DSP IP則是面向嵌入式。

            通常其他友商的方案是面向一個卷積神經(jīng)網(wǎng)絡(luò)(CNN)層,而最新的Cadence Tensilica Vision C5 DSP由于可配置,可以面向多種CNN。因為CNN更新很快,但從拿到IP到上市通常要兩三年時間,因此固化硬件的方案會導(dǎo)致不能滿足未來的需求變化,所以并不合適,而此次發(fā)布的DSP IP帶來了靈活性,適合嵌入式系統(tǒng)中的NN(神經(jīng)網(wǎng)絡(luò))實現(xiàn)。

            C5的一大亮點是計算能力可達1T MAC/s,而面積在1mm2以內(nèi)(注:16nm工藝)。為何能如此高效率?原因之一是Cadence重新設(shè)計了NN加速器。通常的NN加速器中,HW(硬件) NN ACC(加速器)與Imaging(圖像)DSP、CPU或GPU的通訊/連接很繁瑣(如下圖),可能占整個計算工作量的40%。此次發(fā)布的C5 DSP可以把上述兩種功能IP/HW合二為一。

            另外,Cadence還提供NN Mapper/Compiler開源軟件工具。C5面向?qū)N有極高要求的視覺設(shè)備、雷達等,針對車載、監(jiān)控、無人機、移動/可穿戴等應(yīng)用。

            筆者注意到,此DSP IP叫Cadence Tensilica Vision C5 DSP,“Vision”即視覺,即此DSP主要專注于計算機視覺應(yīng)用。的確,在監(jiān)控應(yīng)用中,現(xiàn)在監(jiān)控對實時性要求高,且數(shù)據(jù)傳輸?shù)綌?shù)據(jù)中心的代價巨大,不僅對網(wǎng)絡(luò)帶寬有很高的要求,另外安全性也需要保證。因此需要在終端側(cè)部署專用的視覺CNN處理芯片,以實現(xiàn)在終端側(cè)對數(shù)據(jù)進行實時,高效的處理。

            C5與P6各有分工

            實際上, Cadence有兩類視覺DSP:一類做NN處理(例如此次發(fā)布的C5),一類做計算機視覺處理(例如Cadence的P5和P6)。二者均可配置,二者都支持多核方案。

            具體應(yīng)用中,常規(guī)圖像處理相關(guān)的視覺應(yīng)用(例如去霧、去抖、暗光等),只需要常規(guī)的計算機視覺DSP即可,可以采用Cadence的Vision P5或Vision P6。而在比如視頻監(jiān)控的NN處理中,需要增加Vision C5 DSP專門用于NN的處理(如下圖)。

            C5與友商的差異化

            最近,也有FPGA公司推出視覺導(dǎo)向的神經(jīng)網(wǎng)絡(luò)方案,Cadence如何看?實際上,專用芯片/ASIC的功耗更低,大批量制造成本也更低。另外,F(xiàn)PGA支持的運行頻率較低,只有幾十MHz,而Vision C5可以支持幾百MHz的運行頻率。

            專用芯片由于應(yīng)用不同,因此對計算的能力與需求不同,Tensilica可以幫助推薦和配置IP數(shù)。

            相比同是處理器IP廠商的Synopsys與CEVA,后兩者的CNN方案需要三部分:控制、Imaging處理器、HW NN ACC(加速器)(如下圖左)。Cadence此次發(fā)布的C5把后兩部分集成在一起(如下圖右圖),因此只需要兩大塊,方案更為簡潔,同時提高了Imaging處理的效率。

            背景

            據(jù)筆者所知,Cadence收購的Tensilica 是全球領(lǐng)先的DSP/MCU IP廠商,特點是高度可擴展,可配置,能夠廣泛的運用在各種不同性能要求的芯片產(chǎn)品領(lǐng)域。

            被Cadence收購后,據(jù)Steve Roddy介紹,Tensilica也有著不俗的業(yè)績:目前每年出貨40億顆以上的處理器IP,在DSP許可(Licensing)營收方面位列世界第一。聚焦音頻DSP IP。全球有200家以上的生態(tài)伙伴。全球20大半導(dǎo)體廠商中,有17家采用了Tensilica的IP。在中國,華為、MTK等手機芯片都采用了Cadence Tensilica的Vision DSP IP。

            此次推出的C5,可謂該公司一次涉入CNN領(lǐng)域的新探索。雖然比一些同行晚一點,但是準備得更充足。



          關(guān)鍵詞: Cadence 芯片

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();