基于LPC1764的多道脈沖幅度分析器的電路設計

摘要：為解決核輻射測量的實時性問題，設計了基于ARM Cortex—M3內核的LPC1764處理器、CPLD和高速A／D轉換等芯片構造多道脈沖幅度分析器的電路系統，該系統使用CPLD對高速A／D轉換數據進行處理，實現脈沖甄別和尋峰；使用LPC1764實現分類計數和統計并將結果通過USB上傳到計算機。實際測試結果表明，各項測量數據達到了設計指標的要求，能夠滿足高速實時測量的需求。
關鍵詞：脈沖幅度分析器；CPLD；ARM；實時測量

0 引言
在核輻射測量中，核輻射探測器輸出的脈沖信號幅度和入射粒子的能量成正比關系，通過測脈沖信號的幅度就可以知道入射射線的能量。多道脈沖幅度分析器的基本原理是將脈沖幅度范圍平均分成n(多道脈沖幅度分析器的道數)個幅度間隔，通過將模擬脈沖信號轉化成與其幅度對應的數字量，對落在各個幅度間隔內的脈沖分別計數，經過一段時間的累積，就可得到核輻射探測器輸出的脈沖幅度的分布曲線。
目前多道脈沖幅度分析器實現方法多種多樣，本文介紹一種基于直接采樣分析脈沖波形的多道技術的實現方法，該方法使用基于第二代ARM Cortex-M3內核的LPC1764處理器與CPLD相結合控制A／D采樣、脈沖幅度甄別和計數等工作，并通過USB 2．0接口將測量結果上傳到計算機進行顯示。該方法采用12位高精度高速A／D轉換芯片，采樣速率40 MHz，由于充分利用了CPLD的功能，該方法具有分析速度快、精度高、沒有分析死區等特點，而且使用的芯片少、體積小、可靠性高、性價比高。

1 多道脈沖幅度分析器的總體設計
多道脈沖幅度分析器的總體結構如圖1所示。

核探測器探測到輻射信號后輸出相應的脈沖信號，由于探測器輸出的脈沖信號并不是理想的指數信號，而是存在信號堆積、過零下沖、隨機噪聲等現象，需經模擬前端進行模擬處理，包括信號濾波、極-零相消、積分成形、剔除干擾、抑制噪聲、放大等。經模擬前端處理后的信號經A／D轉換電路轉換成波形數據交給CPLD完成脈沖的甄別和尋峰處理，再通知單片機獲取峰值數據，根據峰值進行分類計數。經過一段時間積累后將分類統計的結果通過USB接口上傳到計算機進行能譜顯示和分析處理。
多道脈沖幅度分析器的設計包括硬件設計和軟件設計，其中硬件設計包括模擬前端、A／D轉換電路、CPLD電路、單片機電路、USB接口電路和電源電路的設計；軟件包括CPLD程序、單片機程序和計算機的能譜分析軟件設計。

2 模擬前端及A／D轉換電路設計
模擬前端及A／D轉換電路如圖2所示，核探測器輸出的信號經過極零相消電路后送入低噪聲運放OPA843進行放大，整形后送入A／D轉換芯片AD9224，AD9224在40 MHz時鐘的控制下持續不斷地對信號進行采集，采集的數據直接送CPLD進行處理。其原理如圖2所示。
A／D轉換電路采用Analog Devices公司的AD9224。AD9224是一款12位高精度高速模數轉換器，由+5 V模擬電壓供電，+3 V或+5 V數字電壓供電；片內提供參考電壓和高性能的采樣保持放大器；采樣速率40 MHz，輸入信號可以采用單端輸入也可以采用差分輸入。本設計采用單端輸入直流耦合方式，輸入信號范圍為0～4 V。