<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 半導體設備廠商競爭格局生變?

          半導體設備廠商競爭格局生變?

          作者: 時間:2018-12-14 來源:與非網(wǎng) 收藏

            半導體設備供應商的排名在2016-2017年間沒有發(fā)生太大的變化,但是這種格局正在發(fā)生變化。不僅Lam Research、和東京電子的位次發(fā)生調轉,排名第一的應用材料公司的寶座位置也岌岌可危。

          本文引用地址:http://www.ex-cimer.com/article/201812/395595.htm

            自1990年以來,應用材料公司一直是半導體設備領域的市場領導者。在此之前的1989年,坐在鐵王座位置上的還是日本的東京電子,該公司2016年排名第四,今年前三季度的新排名則是第二。除了位次的變化,也許更重要的是,領頭羊和第二名的差距正在迅速收窄。

            2016年,應用材料公司的市場份額比Lam Research高出足足9.3個百分點,2017年,應用材料公司的領先優(yōu)勢降至6.4個百分點,現(xiàn)在,截至2018年前三季度,應用材料公司的市場份額僅僅領先排名第二的東京電子2個百分點。

            值得注意的是,根據(jù)近三年的數(shù)據(jù),應用材料公司是前幾席中唯一一家市場份額持續(xù)降低的公司,相比之下,和東京電子則是這個時期市場份額持續(xù)增加的兩家公司。

          image.png

            更多逆風來襲

            2016年,半導體設備市場規(guī)模為412億美金,2017年增長至566美金,增長幅度高達37.2%。2018年風云突變,截至2018年前三季度,半導體設備市場營收同比去年增長了19.4%。假設2018年全年半導體設備市場營收同比2017年增長10%,那么,2018年第四季度的市場營收應為127億美元,比2017年第四季度同比下降15.2%。圖1給出了半導體設備市場在2015-2018年間各個季度的營收變化。

          image.png

          圖1

            半導體設備市場營收的大部分增長來自于韓國半導體制造商,特別是內存公司三星電子和SK海力士。2017年半導體設備市場錄得高達566億美元的營收,韓國的貢獻率高達31.7%。2018年前三季度,韓國風頭不減,貢獻率依然高達全球市場的29.4%。

            相比今年早期,服務器、個人電腦和智能手機的市場需求明顯走低,內存的價格也開始逐步下滑。由于DRAM和的平均銷售價格下滑,內存公司有意放緩資本支出。三星電子明確表示,為了保持盈利能力,將實行戰(zhàn)略性的庫存控制,原本計劃在平澤工廠增加每月2萬-3萬片晶圓的DRAM產(chǎn)能將推遲到2020年。

            三星電子原本計劃在2019年擴大Pyeongtaek一號工廠的產(chǎn)能,2020年擴大西安二號工廠的產(chǎn)能,如果NAND產(chǎn)品的利潤率下降,三星有意推遲這些計劃。

            所有半導體設備供應商都對內存公司青睞有加,尤其是應用材料公司和Lam Research公司。在截至2018年10月份的最新一個財季中,應用材料公司財報顯示,其收入的60%都來自于內存公司。

            由于iPhone銷售遜于預期,以及加密貨幣的崩潰,臺積電也減少了今年的資本支出。

            除了EUV光刻機之外,應用材料公司與表1列出的所有半導體設備公司都有競爭關系。是EUV(極紫外)光刻設備的獨家供應商。隨著半導體行業(yè)逐漸轉向7nm工藝節(jié)點,EUV應該會慢慢取代DUV沉浸式光刻技術。

            EUV替代DUV沉浸式光刻設備將大大減少沉積、蝕刻和計量步驟。目前的DUV沉浸在30nm特征下處理器件還是可行的,在30nm之下,工程師為了擴展DUV光刻工具的使用,加入了多重圖案化步驟。多重圖案化可以使用AMAT和LRCX(以及其它公司)的設備,它的特點是存在密集的沉積和蝕刻步驟,換句話說,半導體制造商目前為了避免購買極其昂貴的EUV光刻設備,正在使用需要使用大量沉積和蝕刻設備的多重圖案化工藝。

            看一下圖2,在20nm節(jié)點時使用沉浸式DUV(ArF-1) ,需要13個掩膜層,每層的蝕刻都包含多個沉積、蝕刻步驟,如果繼續(xù)下探到10nm,掩膜層數(shù)量將增加到18層,沉積-蝕刻步驟也將增加50%。

          image.png

          圖2

            7nm工藝節(jié)點上的多重圖案化更加驚人,如圖表左下角所示,需要的掩膜層多達27個。不過,如果在7nm時切換到EUV光刻技術上(圖右下角),僅僅需要14個掩膜層,和使用DUV沉浸式光刻在20nm節(jié)點時差不多。

            從DUV切換到EUV,雙光刻、雙蝕刻(LELE)這些工藝步驟也將取消,而ArF-1(沉浸式DUV)將繼續(xù)用于自對準圖案化(SADP)和自我對齊的四重模式(SAQP)工藝。最重要的是,EUV將消除掉一半處理步驟。

            這些轉變都將對2019年半導體設備市場的持續(xù)增長不利,甚至有重大損害。根據(jù)Information Network的《全球半導體設備:市場、市場份額和市場預測》報告,2019年全球半導體設備市場營收可能下降8%。



          關鍵詞: ASML NAND

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();