<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 業(yè)界動(dòng)態(tài) > 臺(tái)積電3nm細(xì)節(jié)公布:2.5億晶體管/mm2 能耗性能大提升

          臺(tái)積電3nm細(xì)節(jié)公布:2.5億晶體管/mm2 能耗性能大提升

          作者: 時(shí)間:2020-04-21 來(lái)源:SEMI大半導(dǎo)體產(chǎn)業(yè)網(wǎng) 收藏

          近日,正式披露了其最新工藝的細(xì)節(jié)詳情,其密度達(dá)到了破天荒的2.5億/mm2!

          本文引用地址:http://www.ex-cimer.com/article/202004/412202.htm

          作為參考,采用7nm EUV工藝的麒麟990 5G尺寸113.31mm2,密度103億,平均下來(lái)是0.9億/mm2,工藝密度是7nm的3.6倍。這個(gè)密度形象化比喻一下,就是將奔騰4處理器縮小到針頭大小。

          性能提升上,5nm較7nm性能提升15%,能耗提升30%,而較5nm性能提升7%,能耗提升15%。

          此外臺(tái)積電還表示,3nm工藝研發(fā)符合預(yù)期,并沒(méi)有受到疫情影響,預(yù)計(jì)在2021年進(jìn)入風(fēng)險(xiǎn)試產(chǎn)階段,2022年下半年量產(chǎn)。

          工藝上,臺(tái)積電評(píng)估多種選擇后認(rèn)為現(xiàn)行的FinFET工藝在成本及能效上更佳,所以3nm首發(fā)依然會(huì)是FinFET晶體管技術(shù)。

          但臺(tái)積電老對(duì)手三星則押寶3nm節(jié)點(diǎn)翻身,所以進(jìn)度及技術(shù)選擇都很激進(jìn),將會(huì)淘汰FinFET晶體管直接使用GAA環(huán)繞柵極晶體管。



          關(guān)鍵詞: 臺(tái)積電 晶體管 3nm

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();