格羅方德12LP+ FinFET解決方案針對(duì)AI進(jìn)行優(yōu)化

格羅方德的差異化「12LP+」解決方案主要針對(duì)AI訓(xùn)練以及推論應(yīng)用進(jìn)行優(yōu)化。本解決方案建立于驗(yàn)證過(guò)的平臺(tái)上，具有強(qiáng)大的制造生態(tài)系統(tǒng)，可為芯片設(shè)計(jì)師帶來(lái)高效能的開發(fā)體驗(yàn)，及快速的上市時(shí)間。

為達(dá)到性能、功耗和面積的組合，12LP+導(dǎo)入了若干新功能，包含更新后的標(biāo)準(zhǔn)組件庫(kù)、用于2.5D封裝的中介板，與一個(gè)低功耗的0.5V Vmin SRAM記憶單元，以支持AI處理器與內(nèi)存之間的低延遲和低功耗數(shù)據(jù)往復(fù)，得致專為符合快速增長(zhǎng)之AI市場(chǎng)的特定需所制定的半導(dǎo)體解決方案。

格羅方德資深副總裁兼運(yùn)算暨有線基礎(chǔ)架構(gòu)部總經(jīng)理Amir Faintuch表示：「AI循著脈絡(luò)已會(huì)成為我們有生之年最具顛覆性的技術(shù)。越發(fā)明顯的是，AI系統(tǒng)的效能 – 特別是能運(yùn)用一瓦的功率執(zhí)行多少次運(yùn)作 – 成為企業(yè)決定投資數(shù)據(jù)中心或頂尖AI應(yīng)用的關(guān)鍵因素之一。我們的全新12LP+解決方案能夠直接處理這項(xiàng)挑戰(zhàn)，而AI正是本解決方案在進(jìn)行設(shè)計(jì)以及優(yōu)化時(shí)，不變的初衷?！?/span>

12LP+性能得以增強(qiáng)的特點(diǎn)包括：與12LP相比，將SoC級(jí)的邏輯性能提高20％，而在邏輯芯片尺寸方面則縮小10％。這些進(jìn)階功能是透過(guò)12LP+的新一代標(biāo)準(zhǔn)組件庫(kù)加以達(dá)成，其中包含性能驅(qū)動(dòng)的面積優(yōu)化組件、單一Fin單元、新的低壓SRAM記憶單元以及改良版模擬布局設(shè)計(jì)規(guī)則。

格羅方德的AI設(shè)計(jì)參考套件及其協(xié)同開發(fā)、封裝和晶圓生產(chǎn)后續(xù)統(tǒng)包服務(wù)，增強(qiáng)了格羅方德12LP+專業(yè)應(yīng)用解決方案的能力。在設(shè)計(jì)低功耗、經(jīng)濟(jì)實(shí)惠且針對(duì)AI應(yīng)用進(jìn)行優(yōu)化的電路時(shí)，更共同提供絕佳的整體體驗(yàn)。格羅方德與生態(tài)系統(tǒng)伙伴間的緊密合作，亦造就了符合成本效益的開發(fā)費(fèi)用，并縮短了上市時(shí)間。

除了12LP現(xiàn)有的IP產(chǎn)品組合之外，格羅方德亦將擴(kuò)展12LP+的驗(yàn)證范圍，藉此將PCIe 3/4/5和USB 2/3并進(jìn)主機(jī)處理器。此外，也將HBM2/2e、DDR/LPDDR4/4x和GDDR6納入外部?jī)?nèi)存和芯片間互連技術(shù)，使設(shè)計(jì)師和客戶往小芯片架構(gòu)發(fā)展。

格羅方德的12LP+解決方案已通過(guò)技術(shù)驗(yàn)證，目前已準(zhǔn)備在紐約州馬耳他的Fab 8進(jìn)行生產(chǎn)，預(yù)計(jì)在2020下半年進(jìn)行試產(chǎn)。格羅方德先前已宣布，將使Fab 8符合美國(guó)國(guó)際武器貿(mào)易條例（ITAR）標(biāo)準(zhǔn)和出口管制條例（EAR）于今年底生效的管制措施，透過(guò)這項(xiàng)舉措為Fab 8所生產(chǎn)的國(guó)防相關(guān)應(yīng)用、裝置或組件提供機(jī)密性和完整保護(hù)。