三維封裝DDR2存儲(chǔ)器VD2D4G72XB191XX3U6測(cè)試

摘要：與其它存儲(chǔ)器相比DDR2 SDRAM操作較為復(fù)雜，封裝成一個(gè)位寬72bit的模塊后，測(cè)試難度進(jìn)一步增加，針對(duì)這一問(wèn)題，本文提出了基于Magnum 2測(cè)試系統(tǒng)的DDR2SDRAM存儲(chǔ)模塊VD2D4G72XB191XX3U6的測(cè)試方法，對(duì)直流參數(shù)、交流參數(shù)以及功能進(jìn)行了測(cè)試，論述了測(cè)試的關(guān)鍵技術(shù)。

DDR2 SDRAM 以高速、大容量著稱，但是缺點(diǎn)也很明顯，操作復(fù)雜、掉電丟失數(shù)據(jù)、需定時(shí)刷新，這給測(cè)試帶來(lái)了不小的難度。尤其是在航空航天領(lǐng)域，對(duì)小型化要求比較高，產(chǎn)生了一種利用三維封裝的技術(shù)將多片芯片垂直堆疊制作成一個(gè)存儲(chǔ)模塊，這樣在不占用額外PCB 面積的情況下增大了容量。VD2D4G72XB191XX3U6 就是利用該技術(shù)制作而成，在增加容量的同時(shí)，將數(shù)據(jù)位寬從16 bit 擴(kuò)展到72 bit，滿足了用戶的特殊要求。

同時(shí)為了應(yīng)對(duì)航空航天對(duì)可靠的特別要求，需要對(duì)DDR2 SDRAM 進(jìn)行覆蓋性測(cè)試[1]，即對(duì)芯片內(nèi)部每個(gè)存儲(chǔ)單元進(jìn)行不同pattern 的讀寫測(cè)試，測(cè)試驗(yàn)證的同時(shí)還需要兼顧時(shí)間效益，經(jīng)濟(jì)效益。本文介紹了基于MagnumII 存儲(chǔ)器測(cè)試系統(tǒng)對(duì)DDR2 SDRAM 存儲(chǔ)模塊VD2D4G72XB191XX3U6 的直流參數(shù)、交流參數(shù)和功能覆蓋性測(cè)試的方案。

1   MagnumII 存儲(chǔ)器測(cè)試系統(tǒng)^[2]

Magnum II 存儲(chǔ)器測(cè)試系統(tǒng)是Teradyne 公司生產(chǎn)的存儲(chǔ)器專用測(cè)試系統(tǒng)，每個(gè)Site Assembly Board 具有128 數(shù)字通道，每個(gè)測(cè)試通道均有獨(dú)立的時(shí)序和電平。Magnum II 測(cè)試系統(tǒng)有著強(qiáng)大的算法向量生成器APG（Algorithmic Pattern Generator），最大能夠支持24 bit行選、24 bit 列選、36 bit 數(shù)據(jù)位寬和18 個(gè)片選。

2   VD2D4G72XB191XX3U6存儲(chǔ)器結(jié)構(gòu)

VD2D4G72XB191XX3U6 的拓?fù)浣Y(jié)構(gòu)如圖1 所示，內(nèi)部采用5 片ISSI 公司生產(chǎn)的IS43DR16640B 芯片，單顆芯片容量為64 M×16 bits，分3 層進(jìn)行疊裝，通過(guò)灌封、切割、金屬化、激光雕刻等工序生產(chǎn)而成。內(nèi)部5 個(gè)芯片的片選（#CE）、地址總線[A12:0] 合并引出，數(shù)據(jù)總線DQ[71:0] 并聯(lián)引出，將5 片數(shù)據(jù)寬度為16 bit的芯片擴(kuò)展成為72 bits 的存儲(chǔ)模塊，其主要特性如下：

●   總?cè)萘浚?G bit；

●   工作電壓：1.8 V±0.1 V；

●   數(shù)據(jù)寬度：72 bit；

●   時(shí)鐘頻率：333 MHz；

●   BL：4，8；

●   刷新周期：64 ms；

●   封裝形式：SOP70。

3   初始化

DDR2 SDRAM 產(chǎn)品在上電使用前需進(jìn)行初始化，并對(duì)模式寄存器（Mode Register）進(jìn)行配置，確定所需要的突發(fā)長(zhǎng)度（Burst Length）、突發(fā)類型（Burst Type）、CAS 延時(shí)等。初始化時(shí)需遵循以下步驟^[3]：

Step1：上電后保持CKE 和ODT 低電平，VDD 電壓上升時(shí)間應(yīng)小于200 ms；

Step2：保持穩(wěn)定時(shí)鐘；

Step3：電壓穩(wěn)定不少于200 us 后，CKE 才能置為邏輯高電平，同時(shí)發(fā)送NOP 或Deselect 命令；

Step4： 等待400ns， 等待時(shí)只能發(fā)送NOP或Deselect 命令，發(fā)送Precharge All 命令；

Step5：配置EMR2；

Step6：配置EMR3；

Step7：配置EMR 使能DLL；

Step8：配置MR，復(fù)位DLL；

Step9：發(fā)送Precharge All 命令；

Step10：發(fā)送兩次以上的Auto-Refresh 命令；

Step11：配置MRS，A8 = 0；

Step12：等待200 個(gè)周期，執(zhí)行OCD 校準(zhǔn)；

Step13：DDR2 SDRAM 產(chǎn)品初始化完成。

具體時(shí)序見下圖：

圖2 初始化和配置模式寄存器時(shí)序

模式寄存器（MR）的配置參數(shù)見圖3。

圖3 模式寄存器（MR）配置參數(shù)

擴(kuò)展模式寄存器1（EMR1）的配置參數(shù)見圖4 。

圖4 擴(kuò)展模式寄存器1（EMR1）

擴(kuò)展模式寄存器2（EMR2）的配置參數(shù)見圖5。

圖5 擴(kuò)展模式寄存器2（EMR2）

擴(kuò)展模式寄存器3（EMR3）的配置參數(shù)見圖6。

圖6 擴(kuò)展模式寄存器3（EMR3）

4   直流參數(shù)測(cè)試

直流參數(shù)測(cè)試主要包括：開/ 短路測(cè)試（O/S）；連通性測(cè)試（continuity），通過(guò)測(cè)試每個(gè)引腳內(nèi)部保護(hù)二極管的管壓降是否正常來(lái)判斷引腳的連通性是否正常，一般來(lái)說(shuō)測(cè)試時(shí)必須先進(jìn)行連通性測(cè)試；輸入漏電流（ILIH/ILIL）和輸出漏電流（ILOH/ILOL）是在電源電壓為0 時(shí)，輸入引腳和輸出引腳施加高電平和低電平的電流，該電流反映的是引腳之間的直流阻抗；IDD 測(cè)試的是芯片工作時(shí)或休眠時(shí)消耗的電流，該電流反映的是芯片的功耗；輸出高/ 低電平測(cè)試（VOH/VOL）測(cè)試的是DQ 引腳在輸出高電平和輸出低電平時(shí)的電壓大小。

5   交流參數(shù)測(cè)試

交流參數(shù)表征的是芯片的工作性能，一般用搜索法來(lái)測(cè)試交流參數(shù)，下面以在Magnum 2 測(cè)試系統(tǒng)上測(cè)試t_AC參數(shù)為例來(lái)介紹測(cè)試機(jī)如何進(jìn)行交流參數(shù)的測(cè)試，t_AC時(shí)鐘上升沿到數(shù)據(jù)輸出延時(shí)（Address to Output Delay），該參數(shù)越小則產(chǎn)品響應(yīng)速度越快。

搜索法的具體思路為假設(shè)t₀時(shí)刻地址有效，隨后在t₀+t_STEP進(jìn)行讀數(shù)據(jù)，如果讀取成功，則t_AC=t₀+t_STEP，如果讀取失敗則在t₀+2t_STEP時(shí)讀取數(shù)據(jù)，如此循環(huán)直到讀取成功為止。搜索法比較簡(jiǎn)單，t_STEP的大小決定了測(cè)試的精度，如果t_STEP設(shè)置的比較小，那么測(cè)試耗用的時(shí)間勢(shì)必較長(zhǎng)。

測(cè)試前現(xiàn)將芯片裝載到測(cè)試夾具上，然后將夾具安裝到測(cè)試系統(tǒng)的測(cè)試板（Loadboard）上，見圖7。Magnum 2 的測(cè)試軟件是在VC 下編寫的，文件pin_assignments.cpp 中定義芯片的各引腳，并定義引腳與Magnum 2 系統(tǒng)測(cè)試通道的連接關(guān)系，這樣就實(shí)現(xiàn)了芯片與測(cè)試系統(tǒng)的連接。在文件voltage.cpp 中定義電源電壓、輸入高低電平的電壓值以及DQ 引腳的負(fù)載電流，文件timing.cpp 中定義的是各引腳在每個(gè)周期（Cycle）中的波形，文件pin_scramble.cpp 中定義的是各引腳與向量生成器（APG）的連接關(guān)系，以上就完成了交流測(cè)試前的配置工作。

圖7 Magnum 2測(cè)試系統(tǒng)

芯片的功能是邏輯向量（logic pattern）來(lái)實(shí)現(xiàn)的，在VC6.0 下向量代碼如下圖所示。

圖8 讀向量代碼

不同于EEPROM、SRAM、MRAM 器件，DDR2SDRAM 器件在進(jìn)行讀寫操作前需先對(duì)目標(biāo)行（Row）進(jìn)行激活（Active）。激活完成后發(fā)送讀命令和地址，等待CAS 延遲后才能讀取數(shù)據(jù)，讀時(shí)序圖見圖12。

圖9 為搜索法的測(cè)試代碼，該代碼中設(shè)置測(cè)試周期為200 ns，搜索步長(zhǎng)為1 ps，搜索范圍為1 ns~2.5 ns，如果測(cè)試通過(guò)則停止搜索。搜索法簡(jiǎn)單方便，是一種常用的交流參數(shù)測(cè)試方法，如果精度要求不高，則步長(zhǎng)可以適當(dāng)加長(zhǎng)以提高測(cè)試效率。

圖9 搜索法代碼

6   功能測(cè)試

存儲(chǔ)器的功能算法有多種，如全0、全1、棋盤格、反棋盤格、累加數(shù)、march 等等，不同的算法檢測(cè)的故障不同，測(cè)試的覆蓋性不同，耗用的時(shí)間也不同，可以根據(jù)測(cè)試的目的來(lái)選擇。

以棋盤格算法為例對(duì)產(chǎn)品進(jìn)行功能測(cè)試，表1 為棋盤格算法向量表。由表1 可知，每個(gè)存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)與周圍存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)互為反碼，因此在讀寫時(shí)，每個(gè)周期（cycle）DQ 管腳的電平都改變一次。

存儲(chǔ)在進(jìn)行操作時(shí)，應(yīng)該嚴(yán)格按照時(shí)序圖來(lái)進(jìn)行。圖10 為產(chǎn)品的寫時(shí)序圖，命令、地址和數(shù)據(jù)均在時(shí)鐘上升沿被鎖存。

表1 棋盤格向量

圖10 寫時(shí)序圖

寫操作的向量代碼如圖11 所示，與圖8 中的讀操作類似，在進(jìn)行寫操作前，需要先對(duì)目標(biāo)行進(jìn)行激活操作，并等待tRCD 時(shí)間后才能進(jìn)行寫操作。

圖11 寫向量代碼

圖12為產(chǎn)品的讀時(shí)序圖，讀向量代碼見圖8 。

圖12 產(chǎn)品讀時(shí)序圖

7   測(cè)試結(jié)果

表2 所示為產(chǎn)品的參數(shù)標(biāo)準(zhǔn)以及實(shí)測(cè)結(jié)果，由表2的測(cè)試結(jié)果可知，在規(guī)定的測(cè)試條件下實(shí)測(cè)結(jié)果均在標(biāo)準(zhǔn)范圍內(nèi)，證明了測(cè)試方法的正確性。

8   結(jié)論

本文介紹了Magnum 2 測(cè)試系統(tǒng)和產(chǎn)品存儲(chǔ)器，提出了一種測(cè)試產(chǎn)品存儲(chǔ)器的測(cè)試方法以及測(cè)試代碼的編寫，并對(duì)該存儲(chǔ)器的連通性、直流參數(shù)、交流參數(shù)和功能進(jìn)行了實(shí)測(cè)，驗(yàn)證了測(cè)試正確性。

參考文獻(xiàn)：

[1] 鄭小牧.SDRAM存儲(chǔ)器測(cè)試的實(shí)現(xiàn)與優(yōu)化[D].北京:中國(guó)科學(xué)院大學(xué),2013.

[2] NEXTEST.Magnum 2 Test System PV Maintenance Manual[R].

[3] ISSI Datasheet for 1Gb DDR2 SDRAM IS43DR16640B,Rev.G[S].

（本文來(lái)源于《電子產(chǎn)品世界》雜志2022年5月期）