<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 市場分析 > MCU三巨頭,三種選擇

          MCU三巨頭,三種選擇

          作者:半導(dǎo)體行業(yè)觀察 時(shí)間:2022-11-30 來源:知乎 收藏

          半導(dǎo)體技術(shù)持續(xù)更新迭代,也要與時(shí)俱進(jìn)。為了更好地迎接未來趨勢,有的廠商選擇從內(nèi)核下手,比如,由Arm Cortex-M內(nèi)核轉(zhuǎn)向RISC-V內(nèi)核;也有選擇集成AI,通過在中加入AI加速器,讓更加智能;還有一種就是本文將主要介紹的,集成新型。

          本文引用地址:http://www.ex-cimer.com/article/202211/441077.htm

          MCU作為一款需要集成CPU、SRAM、非易失性,以及專用外設(shè)的芯片,最常見的形式主要包括了 eDRAM 、SRAM 易失性存儲器、閃存、EEPROM 非易失性存儲器,這其中集成式閃存是MCU的重要特征。然而,隨著時(shí)間的推移,閃存卻逐漸開始成為制約MCU提高性能、降低功耗的瓶頸之一。一方面,閃存的制程難以擴(kuò)展到40nm以下,而MCU卻已經(jīng)開始向28nm邁進(jìn),并且這些存儲單元難以集成到非常復(fù)雜的高k金屬柵極技術(shù)中;另一方面,車載MCU中集成的閃存的可擦寫次數(shù)太少,隨著每個(gè)寫入和擦除周期,浮柵 NOR 單元中的隧道氧化物會退化并且泄漏會增加,從而加速閃存老化,使其不適合作為數(shù)據(jù)存儲器。

          此外,雖然閃存的出現(xiàn)改變了過去ROM所帶來的擦除程序數(shù)據(jù)困難的問題,但嵌入式閃存仍需要較長的寫入時(shí)間,部分原因在于需要在寫入操作之前必須進(jìn)行擦除操作,這樣就會導(dǎo)致運(yùn)行速度比閃存高兩到三個(gè)數(shù)量級的主MCU必須等待存儲器訪問,而這些問題都有可能對MCU性能產(chǎn)生不利影響。

          基于上述因素,越來越多的MCU大廠開始選擇在MCU中集成新型存儲器,比如相變存儲器(PCM)、磁RAM(MRAM)和阻變存儲器(RRAM)等,當(dāng)然不同的大廠也有著他們不同的選擇…

          極致低功耗, pick RRAM

          MCU巨頭廠商選擇了RRAM(ReRAM),就在11月25日,宣布與代工龍頭臺積電準(zhǔn)備將臺積電的RAM非易失性存儲器 (NVM) 技術(shù)引入英飛凌的下一代 AURIX MCU中。

          阻變存儲器,全稱為電阻式隨機(jī)存取存儲器,Resistive Random Access Memory,簡稱為ReRAM或RRAM。作為結(jié)構(gòu)最簡單的存儲技術(shù),RRAM通過改變電介質(zhì)的電阻來工作,在電介質(zhì)上施加恰到好處的電壓產(chǎn)生允許電流流動的細(xì)小導(dǎo)電絲,并能在高阻態(tài)和低阻態(tài)之間實(shí)現(xiàn)可逆轉(zhuǎn)換。

          由于RRAM可以將DRAM的讀寫速度與SSD的非易失性結(jié)合于一身,因此其擁有了擦寫速度高、耐久性強(qiáng)、單個(gè)存儲單元能存儲多位數(shù)據(jù)的優(yōu)勢。而它還有一個(gè)極為重要的優(yōu)勢,就是功耗低,Rambus Labs高級副總裁Gary Bronner就曾強(qiáng)調(diào),RRAM的功耗比閃存低得多,可能是下一代 MCU 的一個(gè)關(guān)鍵差異化因素。

          此外,2016年《Application study: RRAM for Low-Power Microcontrollers》論文也曾指出,RRAM的一個(gè)可能應(yīng)用領(lǐng)域就是MCU中所有易失性存儲器的備份存儲器。論文認(rèn)為,在RRAM中存儲一位值所需的能量小于在閃存技術(shù)中存儲一位所需的能量。RRAM中的每個(gè)存儲單元都可以獨(dú)立于其他單元進(jìn)行置位或復(fù)位,但在閃存中,就必須先擦除整個(gè)塊,從而增加了數(shù)據(jù)管理的工作量。此外,與閃存相比,RRAM存儲塊的設(shè)計(jì)不太復(fù)雜,高壓發(fā)生器不是必需的,并且具有雙柵極的晶體管的復(fù)雜結(jié)構(gòu)由晶體管和修改的通孔代替。因此,RRAM存儲器似乎是低功耗微控制器的理想備份存儲器。

          不同存儲器類型的位寫/讀能量消耗圖源:《Application study: RRAM for Low-Power Microcontrollers》

          該論文也得出結(jié)論稱,RRAM作為額外的存儲器,允許MCU快速進(jìn)入非常深度的睡眠模式,從而可以完全關(guān)閉電源,將能量泄漏減少到零,并且存儲和恢復(fù)來自RRAM的數(shù)據(jù)所需時(shí)間和能量也很低,而少于一分鐘的睡眠時(shí)間甚至可以分別增加電池和傳感器節(jié)點(diǎn)的壽命。

          從目前技術(shù)來看,RRAM顯然有望“備胎轉(zhuǎn)正”,能做的不僅僅是MCU中的備份存儲器。此前有數(shù)據(jù)顯示,采用 65 nm工藝制造的 RRAM 將有助于減小芯片和內(nèi)存尺寸,同時(shí)與閃存相比僅消耗 1/10 的功率,而此次英飛凌和臺積電要做的已經(jīng)是向28nm邁進(jìn)。據(jù)悉,英飛凌和臺積電在 RRAM NVM 技術(shù)方面合作了近十年,英飛凌官方消息顯示,RRAM 技術(shù)為性能擴(kuò)展、功耗降低和成本改善創(chuàng)造了巨大潛力,已經(jīng)向基于臺積電 28nm eFlash 技術(shù)的主要客戶運(yùn)送其 AURIX TC4x 系列樣品,首批基于 28nm RRAM 技術(shù)的樣品將于 2023 年底提供給客戶。從某種意義上來說,采用28nm工藝制造的RRAM或許會帶來從尺寸、功耗,到速度等多方面的驚喜。

          據(jù)英飛凌透露,AURIX TC3x 已成為許多應(yīng)用領(lǐng)域的首選汽車微控制器,而基于臺積電RRAM 技術(shù)的 AURIX TC4x 通過提高 ASIL-D 性能、人工智能功能和最新的網(wǎng)絡(luò)接口(包括 10Base T1S 以太網(wǎng)和 CAN-XL)進(jìn)一步擴(kuò)大了這一成功,AURIX TC4x MCU將性能擴(kuò)展與虛擬化、安全和網(wǎng)絡(luò)功能的最新趨勢相結(jié)合,以支持下一代軟件定義的車輛和新的 E/E 架構(gòu),為在汽車領(lǐng)域引入 RRAM 奠定了基礎(chǔ)。

          當(dāng)然,除了低功耗,成本也是RRAM的優(yōu)勢之一?!禩he future of RRAM : From Embedded Application to In Memory Computing andB eyond》指出,28nm及以下的閃存會面臨需要額外增加9-12層掩膜版,導(dǎo)致成本升高,而RRAM由于采用簡單的內(nèi)存單元結(jié)構(gòu)與材料,因此只需多增加一層掩膜版,就能夠整合于現(xiàn)有的制造流程,進(jìn)而可以實(shí)現(xiàn)更低的生產(chǎn)成本。

          快速讀取和寫入,認(rèn)準(zhǔn)PCM

          在新型存儲方面,意法半導(dǎo)體一直是微控制器嵌入式存儲器相變存儲器 (PCM) 的早期研究者,尤其是汽車應(yīng)用。PCM全稱Phase-change RAM(相變存儲器),也可以為PCRAM,原理是通過改變溫度,讓相變材料在低電阻結(jié)晶(導(dǎo)電)狀態(tài)與高電阻非結(jié)晶(非導(dǎo)電)狀態(tài)間轉(zhuǎn)換。

          PCM的基本機(jī)制是在 1960 年代由Stanford Robert Ovshinsky發(fā)明,使用鍺銻碲 (G) 合金制成,并利用非晶態(tài)和結(jié)晶態(tài)之間材料物理特性的快速熱控變化,以低電壓進(jìn)行讀寫,與閃存和其他嵌入式存儲器技術(shù)相比具有多項(xiàng)顯著優(yōu)勢,比如擁有低延時(shí)、寫入性能/數(shù)據(jù)保留,壽命長,功耗低,密度高,抗輻照特性好、靈活的后端流程等諸多技術(shù)特點(diǎn)。

          或許是性能過于優(yōu)異,PCM率先登上了MCU的舞臺,據(jù)pc.watch報(bào)道,在28納米世代以后的生產(chǎn)技術(shù)中,MCU廠家率先發(fā)布的eNVM技術(shù)就是ePCM。2018年,意法半導(dǎo)體宣布,內(nèi)建ePCM的28nm FD-SOI車用MCU技術(shù)架構(gòu)和性能標(biāo)準(zhǔn),開始提供主要客戶搭載ePCM的MCU樣片。

          集成在 28nm FD-SOI 技術(shù)中的嵌入式 PCM 位單元的橫截面圖源:意法半導(dǎo)體

          消息顯示,意法半導(dǎo)體是首家有能力整合這種非易失性存儲器與28nmFD-SOI技術(shù),并研發(fā)高性能之低功耗汽車MCU的廠商。其實(shí),意法半導(dǎo)體早在2000年就開始研究PCM,并與英特爾合作,2005年意法半導(dǎo)體和英特爾共同開發(fā)了90nm的PCM技術(shù),2008年兩家公司合并了各自的分立存儲器業(yè)務(wù),成立了 Numonyx NV 合資企業(yè),隨后被美光(愛達(dá)荷州博伊西)收購。

          曾有一篇文章分析了在eNVM各種技術(shù)中,為什么PCM是最適合車載應(yīng)用,主要原因還是在于PCM的可制造性和成本。比如,在汽車應(yīng)用中,ePCM 存儲元件的集成比 28 nm 嵌入式閃存技術(shù)便宜得多;ePCM 提供了快速的讀取和寫入,縮短了工廠編程時(shí)間,降低了制造成本;允許模擬真正的 EEPROM 的單比特可更改性,顯著減少系統(tǒng)寫入時(shí)間;提供可與嵌入式閃存媲美的可靠性和耐用性優(yōu)勢,允許進(jìn)行更多寫入…

          目前來看,意法半導(dǎo)體搭載ePCM的MCU就主要應(yīng)用于汽車領(lǐng)域。在2018年時(shí),意法半導(dǎo)體曾表示,ePCM解決方案可以克服汽車對容量更大的嵌入式存儲器的需求,其最高工作溫度可達(dá)+165℃,能夠確保在高溫回流焊制程后其韌體/數(shù)據(jù)可完好保存,并且抗輻射,為數(shù)據(jù)提供更多的安全保護(hù)。到了2021年8月,意法半導(dǎo)體開始向主要車商交貨其首批Stellar SR6系列車用MCU,計(jì)劃于2024年量產(chǎn)。其中,Stellar SR6 P和G兩個(gè)系列首批MCU配備高達(dá)20MB的PCM,確保讀寫效能優(yōu)異,數(shù)據(jù)保存期限長,同時(shí)符合AEC-Q100 0級汽車標(biāo)準(zhǔn)。

          靈活使用內(nèi)存,選擇MRAM

          在eNVM各種技術(shù)中,日本MCU大廠選擇了MRAM。MRAM全稱Magnetic RAM(磁性存儲器),是一種基于隧穿磁阻效應(yīng)的技術(shù),擁有非易失,讀寫次數(shù)無限,寫入速度快、功耗低,和邏輯芯片整合度高等技術(shù)特點(diǎn)。

          Objective Analysis首席分析師Jim Handy曾認(rèn)為MRAM比閃存更能持久儲存數(shù)據(jù),他表示,MRAM和其他新興非揮發(fā)性技術(shù)的特點(diǎn)之一在于編程人員能夠靈活地使用內(nèi)存。工程師不再需要將程序代碼限制在NOR的大小或限制數(shù)據(jù)只能在SRAM的大小,不僅簡化了設(shè)計(jì),而且透過讓同樣基于MRAM的MCU用于多種應(yīng)用中,可為某些客戶節(jié)省成本。

          目前,主流的MRAM技術(shù)是T-MRAM(自旋注入MRAM),作為MRAM的一種變體,其附近電子的自旋會影響 MTJ( magnetic tunnel junction)的極性。與其他形式的 MRAM相比, STT-MRAM具有更低的功耗和進(jìn)一步擴(kuò)展的能力,雖然STT-MRAM具有與 DRAM和 SRAM相當(dāng)?shù)男阅?,比如即使切斷電源,信息也不會丟失,而且和DRAM一樣可隨機(jī)存取;可擦寫次數(shù)超過1015次,和DRAM及SRAM相當(dāng),大大超出了閃存的105次等,但其似乎也能在10nm以下進(jìn)程實(shí)現(xiàn),IMEC在2018年IEEE IEDM 會議上就曾展示了在 5nm 技術(shù)節(jié)點(diǎn)引入 STT-MRAM 作為最后一級 (L3) 緩存存儲器的可行性,因此很多人認(rèn)為STT-MRAM會改變“存儲器(硬盤及NAND閃存)為非易失性、更高層級的內(nèi)存(DRAM及SRAM)為易失性”的傳統(tǒng)計(jì)算機(jī)架構(gòu),有望成為領(lǐng)先的存儲技術(shù)。

          主攻的就是STT-MRAM,并為其不斷研發(fā)新技術(shù)。在去年年底的IEDM 2021上,瑞薩宣布確認(rèn)在 16 nm FinFET 邏輯工藝嵌入式 STT-MRAM 測試芯片上降低了功耗并提高了寫入操作速度。

          瑞薩表示,MRAM 比閃存需要更少的寫入操作能量,因此特別適合數(shù)據(jù)更新頻繁的應(yīng)用,但隨著對 MCU 數(shù)據(jù)處理能力的需求激增,改善性能和功耗之間權(quán)衡的需求也在增加,進(jìn)一步降低功耗仍然是一個(gè)緊迫的問題。為了滿足這一需求,瑞薩為 MRAM 開發(fā)了兩種技術(shù),分別是利用斜率脈沖的自終止寫入方案和同步寫入位數(shù)優(yōu)化技術(shù)。最后,瑞薩在采用 16 納米 FinFET 邏輯工藝的 20 Mbit 嵌入式 MRAM 存儲單元陣列測試芯片上進(jìn)行的測量證實(shí),上述兩種技術(shù)的組合可將寫入能量降低 72%,并將寫入脈沖應(yīng)用時(shí)間縮短 50%。

          嵌入式STT-MRAM芯片照片圖源:瑞薩

          而在今年6月的VLSI 研討會上,瑞薩再次宣布已開發(fā)出用于STT-MRAM測試的電路技術(shù)使用 22 納米工藝制造的具有快速讀寫操作的芯片。瑞薩表示,隨著物聯(lián)網(wǎng)和人工智能技術(shù)的不斷進(jìn)步,需要采用更精細(xì)的工藝節(jié)點(diǎn)來制造MCU,對于亞 22 納米工藝,在生產(chǎn)線后端中制造的 MRAM 與在生產(chǎn)線前端中制造的閃存相比具有優(yōu)勢,因?yàn)樗c現(xiàn)有的 CMOS 邏輯工藝技術(shù)兼容并且需要更少的額外掩膜版。

          嵌入式STT-MRAM測試芯片圖源:瑞薩

          但瑞薩也指出,MRAM 的讀取余量過小,會降低讀取速度,進(jìn)而影響MCU的性能,因此需要進(jìn)一步提高速度以縮短端點(diǎn)設(shè)備所需的無線 (OTA) 更新的系統(tǒng)停機(jī)時(shí)間,為此瑞薩開發(fā)了采用高精度靈敏放大電路的快速讀取技術(shù)和同步寫入位數(shù)優(yōu)化和縮短模式轉(zhuǎn)換時(shí)間的快速寫入技術(shù),經(jīng)驗(yàn)證,在測試芯片上實(shí)現(xiàn) 5.9 ns 隨機(jī)讀取訪問和 5.8 MB/s 寫入吞吐量。瑞薩認(rèn)為,這些新技術(shù)有可能顯著提高內(nèi)存訪問速度超過 100 MHz,從而實(shí)現(xiàn)具有更高性能的集成嵌入式 MRAM 的MCU。

          值得一提的是,不同于英飛凌和意法半導(dǎo)體應(yīng)用于汽車電子,從瑞薩官方消息來看,目前其集成STT-MRAM技術(shù)的MCU主要應(yīng)用在物聯(lián)網(wǎng)領(lǐng)域,至于未來是否會轉(zhuǎn)向汽車領(lǐng)域,我們拭目以待。

          新興存儲,誰會是未來選擇

          那么,在眾多新興存儲技術(shù)中,誰會成為未來選擇?目前來看,PCM肯定走在了最前頭,畢竟集成PCM的MCU樣品已出貨,量產(chǎn)時(shí)間也指日可待,但需要注意的是,PCM并不是一個(gè)十全十美的選擇,它也有著一定的局限性。

          一是,PCM RESET后的冷卻過程需要高熱導(dǎo)率,會帶來更高功耗,且由于其存儲原理是利用溫度實(shí)現(xiàn)相變材料的阻值變化,所以對溫度十分敏感,無法用在寬溫場景。

          二是,為了使相變材料兼容CMOS工藝,PCM必須采取多層結(jié)構(gòu),因此存儲密度過低,在容量上無法替代NAND Flash。

          三是,由于PCM典型的鍺、銻、碲元素比例為2:2:5,熔點(diǎn)相對較低,或許會存在預(yù)編程的存儲器在焊接到印刷電路板上時(shí)可能被擦除的問題,雖然系統(tǒng)編程可以解決這個(gè)溫度限制問題,但它也會影響在高溫下10 年的保留能力。

          其實(shí),被大家所熟知的英特爾3D XPoint內(nèi)存技術(shù)就是PCM的一種,由于所需要的掩膜版過多導(dǎo)致成本升高,并且制造難度也十分困難等原因,雖然這項(xiàng)技術(shù)在非易失存儲器領(lǐng)域?qū)崿F(xiàn)了革命性突破,但也沒逃過落魄的命運(yùn)。

          另一邊,MRAM雖然性能較好,但臨界電流密度和功耗仍需進(jìn)一步降低。目前MRAM的存儲單元尺寸仍較大且不支持堆疊,工藝較為復(fù)雜,大規(guī)模制造難以保證均一性,存儲容量和良率爬坡緩慢。

          雖然上述說到,IMEC曾在2018年IEEE IEDM 會議上展示了在 5nm 技術(shù)節(jié)點(diǎn)引入 STT-MRAM 作為最后一級 (L3) 緩存存儲器的可行性,但其實(shí)這項(xiàng)技術(shù)也被證明不足以將操作擴(kuò)展到更快、更低級別的緩存 (L1/L2)。一方面,與SRAM相比,STT-MRAM寫入過程仍然相對低效且耗時(shí),對切換速度(不快于5ns)構(gòu)成了固有限制。另一方面,速度增益將需要增加流過 MTJ 的電流,從而流過薄的電介質(zhì)屏障,因此每一次的讀寫都會造成絕緣層的小破壞,久而久之也會降低設(shè)備的耐用性,顯然對于需要亞納秒切換速度的L1/L2 緩存操作來說,STT-MRAM并不是一個(gè)良配。

          至于RRAM,它的缺點(diǎn)也很明顯,最大的缺點(diǎn)就是嚴(yán)重的器件級變化性。器件級變化性直接關(guān)乎芯片的可靠性,但由于RRAM器件狀態(tài)的轉(zhuǎn)變需要透過給兩端電極施加電壓來控制氧離子在電場驅(qū)動下的漂移和在熱驅(qū)動下的擴(kuò)散兩方面的運(yùn)動,使得導(dǎo)電絲的三維形貌難以調(diào)控,再加上噪聲的影響,因此容易造成器件級變化性。

          此外,雖然RRAM陣列擁有兩種機(jī)構(gòu),但是1T1R結(jié)構(gòu)的RRAM總芯片面積取決于晶體管占用的面積,因此存儲密度較低;而Crossbar結(jié)構(gòu)的RRAM雖然存儲密度較高,但存在互連線上的電壓降和潛行電流路徑,造成讀寫性能下降,能耗上升以及寫干擾等問題。

          總而言之,每種存儲技術(shù)都各有優(yōu)缺點(diǎn),并沒有完美的存在。MCU廠商如何進(jìn)行取舍?如何盡可能針對弱項(xiàng)研發(fā)出新技術(shù)?又如何針對新興技術(shù)研發(fā)出所需的新設(shè)備、新材料?這些都是不容忽視、且需要考慮的問題,但有一點(diǎn)可以確認(rèn),那就是哪怕是MCU廠商,也必須密切關(guān)注新興存儲技術(shù)的發(fā)展?fàn)顩r和態(tài)勢,否則將會被競爭者拋在身后。



          關(guān)鍵詞: MCU 存儲器 英飛凌 ST 瑞薩

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();