PCB 布局挑戰(zhàn)——改進(jìn)您的開關(guān)模式電源設(shè)計

這里發(fā)揮作用的機(jī)制和風(fēng)險是不需要的能量以電容 (dv/dt) 和電感 (di/dt) 耦合到系統(tǒng)的其他部分，或者更糟的是，以輻射和傳導(dǎo)發(fā)射的形式耦合到系統(tǒng)之外。

隱藏的 PCB 布局威脅——PCB 耦合
與 SMPS 相關(guān)的 EMC 原則通常要求設(shè)計人員密切注意 SMPS 布局中的兩個耦合因素，如圖 1 所示： 
具有高 dv/dt 的電壓開關(guān)節(jié)點
“熱電流回路”，其中包含子系統(tǒng)中的 di/dt

圖 1.顯示降壓轉(zhuǎn)換器 di/dt 和 dv/dt 位置的示意圖。圖片（修改后）由Analog Devices提供

這里發(fā)揮作用的機(jī)制和風(fēng)險是不需要的能量以電容 (dv/dt) 和電感 (di/dt) 耦合到系統(tǒng)的其他部分，或者更糟的是，以輻射和傳導(dǎo)發(fā)射的形式耦合到系統(tǒng)之外。 
PCB 設(shè)計后期制作審查
深入研究該項目，我們將檢查LM22678 5A 轉(zhuǎn)換器（圖 2）的 PCB 布局，其中V輸入為 12 V（未顯示），V輸出為 5 V。這是一個非同步降壓轉(zhuǎn)換器，使用用于其低側(cè)開關(guān)元件的 B130L-13-F 肖特基二極管（是的，在您檢查之前 - 系統(tǒng)消耗的電流小于二極管的 1 A 額定值！  ）。

圖 2.非同步 LM22678 降壓轉(zhuǎn)換器 12 V 至 5 V 的原理圖。

限度地減少電容和電感耦合通常并不復(fù)雜，但很容易被忽視，從而導(dǎo)致排放測試失敗和上市延遲。在下面的圖 3 中，我們看到了用于非同步降壓穩(wěn)壓器的 TO-263 封裝布局，其中標(biāo)識了電壓節(jié)點（紅色輪廓）和熱電流環(huán)路（黃色輪廓）。 

圖 3.具有低側(cè)功率二極管的非同步降壓穩(wěn)壓器設(shè)計。

為清楚起見，電路板上的銅填充已被隱藏?？偟膩碚f，這種設(shè)計存在三個明顯的問題： 
高 di/dt 環(huán)路比需要的大得多
沒有過孔連接 C IN 或 C OUT的 GND 節(jié)點（它們被地面澆注覆蓋）
交換節(jié)點可以更小
這些設(shè)計選擇的終效果意味著電流環(huán)路沒有得到很好的控制，并且由于平面之間沒有過孔，電流沒有明確的路徑返回源頭。  
對于 EMC——（電氣）沉默是金
應(yīng)用從 Hubing 博士的討論中收集的原則，可以在下面的圖 4 中看到改進(jìn)后的布局。它具有優(yōu)化的電壓節(jié)點、更小的熱環(huán)路以及通過訪問每個無源組件的第 2 層參考平面。此外，初級 C OUT電容器也相對于原始設(shè)計旋轉(zhuǎn)了 90 度，從而降低了輸出軌上的噪聲風(fēng)險。

圖 4.改進(jìn)后的布局考慮了耦合機(jī)制。

通過在開關(guān)引腳和電感器之間移動低側(cè)二極管，我們可以更好地限制由高 dv/dt 耦合效應(yīng)產(chǎn)生的潛在串?dāng)_噪聲。此外，通過減小熱回路幾何形狀，高 di/dt 磁場耦合的影響會降低。 
盡管這些變化很小，但它們不需要額外的電路板空間或改組其他子系統(tǒng)。然而，通過將電流環(huán)路減少約 50% 并優(yōu)化電壓節(jié)點，無疑提高了系統(tǒng)合規(guī)性。 
當(dāng)您設(shè)計符合CISPR EMC 標(biāo)準(zhǔn)的商業(yè)產(chǎn)品時，每個 dBμV 都很重要，設(shè)計階段的微小變化可能意味著成功發(fā)布或錯過市場窗口之間的差異。