2024年，存儲新技術DDR、HBM等大放異彩！

邁過2023年的經(jīng)濟逆風行業(yè)下行周期，2024年存儲市場起勢，存儲芯片價格上漲。為了適配近兩年人工智能熱浪需求，存儲新技術革新步伐加速，DDR、LPDDR、GDDR新技術在2024年迎來放量周期；HBM加速邁進，HBM3/HBM3e持續(xù)突破，有望帶動存儲市場迸發(fā)新的活力。

一
2024是DRAM技術迸發(fā)活力的一年

從1998年三星生產(chǎn)出最早的商用DDR SDRAM芯片，到DDR1、DDR2、DDR3、DDR4的延續(xù)，再到今年躍升主流的DDR5，和即將到來的DDR6、DDR7，DRAM技術還在持續(xù)突破。按照不同的應用場景劃分，固態(tài)技術協(xié)會（JEDEC）把DRAM分成標準DDR、LPDDR、GDDR三類，其中DDR主要應用于服務器和PC端，LPDDR主要應用于手機端和消費電子，GDDR的主要應用領域為圖像處理領域，近期上述三類DRAM技術新品對原廠營收占比貢獻不斷上升。

2024年是DDR5/LPDDR5的天下

在主流DRAM市場格局上，三星、美光、SK海力士三分天下，目前DDR5/LPDDR5市場競爭。

以上述三家為主流。此外，中國臺灣存儲企業(yè)華邦及南亞科技，以及大陸存儲企業(yè)長鑫存儲的定位也在主流DRAM市場。

從過往歷史看，每代DDR新標準發(fā)布后都需要經(jīng)過2年左右的優(yōu)化，才能實現(xiàn)性能的較為全面的穩(wěn)定提升，而后實現(xiàn)對上一代產(chǎn)品的市場替代則可能需要3到5年的時間。業(yè)界數(shù)據(jù)顯示，DDR3和DDR4都享有大約7年的生命周期。DDR4存儲器標準于2012年發(fā)布，而其初代產(chǎn)品則于2014年入市，直到2016年才實現(xiàn)了市場份額的大幅提升。

對于最新一代的DDR5而言，經(jīng)歷了2023年上半年的產(chǎn)能爬坡和性能攀升，下半年在三大原廠營收比重不斷上升，并在2024年正式迎來黃金發(fā)展期。

據(jù)TrendForce集邦咨詢研究顯示，2023年四季度三星（Samsung）營收高達79.5億美元，季增幅度逾五成，主要受惠于1alpha nm DDR5出貨拉升，使得Server DRAM的出貨位元季增超過60%。SK海力士（SK hynix），雖然出貨位元季增僅1~3%，然持續(xù)受惠于HBM、DDR5的價格優(yōu)勢，以及來自于高容量Server DRAM模組的獲利，平均銷售單價季增17~19%，第四季營收達55.6億美元，季增20.2%。美光（Micron）量價齊揚，出貨位元及平均銷售單價均季增4~6%，DDR5與HBM比重相對低，故營收成長幅度較為和緩，第四季營收達33.5億美元，季增8.9%。

而LPDDR5方面，TrendForce集邦咨詢認為，AI PC有望帶動PC平均搭載容量提升，并拉高PC DRAM的LPDDR比重。以Microsoft定義的滿足NPU 40 TOPS的CPU而言，共有三款且依據(jù)出貨時間先后分別為Qualcomm Snapdragon X Elite、AMD Strix Point及Intel Lunar Lake。其中，三款CPU的共同點為皆采用LPDDR5x，而非現(xiàn)在主流采用的DDR SO-DIMM模組，主要考量在于傳輸速度的提升；以DDR5規(guī)格而言，目前速度為4800-5600Mbps，而LPDDR5x則是落于7500-8533Mbps，對于需要接受更多語言指令，及縮短反應速度的AI PC將有所幫助。因此，TrendForce集邦咨詢預期，今年LPDDR占PC DRAM需求約30~35%，未來將受到AI PC的CPU廠商的規(guī)格支援，從而拉高LPDDR導入比重再提升。

行業(yè)人士表示，由于DDR5/LPDDR5(X)技術愈發(fā)成熟，其保質期或將比上一代更長。目前，存儲廠商目前擴產(chǎn)重點集中在HBM、DDR5與LPDDR5(X)產(chǎn)品上。

TrendForce集邦咨詢研究顯示，產(chǎn)能規(guī)劃方面，三星去年第四季大幅減產(chǎn)，在庫存壓力改善后，今年第一季投片開始回升，稼動率約為80%。下半年旺季，需求預期將較上半年明顯增溫，產(chǎn)能會持續(xù)拉高至第四季。SK海力士則積極擴張HBM產(chǎn)能，投片量緩步增加，隨著HBM3e量產(chǎn)后，相關先進制程投片亦持續(xù)上升。美光投片量有回溫趨勢，后續(xù)將積極增加其先進制程1beta nm比重，用于生產(chǎn)HBM、DDR5與LPDDR5(X)產(chǎn)品，因先進制程的設備增加，屆時產(chǎn)能將較為收斂。

GDDR7顯存標準正式發(fā)布

3月6日，JEDEC（固態(tài)技術協(xié)會）正式發(fā)布了GDDR7顯卡（JES239圖形雙倍數(shù)據(jù)速率(GDDR7)SGRAM）技術規(guī)范，旨在提供更高的帶寬、更高的數(shù)據(jù)傳輸速率、更高的能效和更大的存儲容量，以支持未來高性能計算應用的發(fā)展。

官方披露，JESD239GDDR7是第一款使用脈沖幅度調制(PAM)接口進行高頻操作的JEDEC標準DRAM。其PAM3接口提高了高頻操作的信噪比(SNR)，同時提高了能效。通過使用3個電平(+1、0、-1)在2個周期內(nèi)傳輸3個比特，而傳統(tǒng)的NRZ(非歸零)接口在2個周期內(nèi)傳輸2個比特，PAM3在每個周期內(nèi)提供了更高的數(shù)據(jù)傳輸速率，從而提高了性能。

相比GDDR6，GDDR7的帶寬是其兩倍，每個器件的帶寬可達192 GB/s。這是通過增加獨立通道數(shù)量至4個來實現(xiàn)的。GDDR7還支持16 Gbit至32 Gbit的密度，并包括支持雙通道模式，可以將系統(tǒng)容量翻倍，可以滿足未來圖形、游戲、計算、網(wǎng)絡和人工智能應用對高內(nèi)存帶寬不斷增長的需求。

同時，核心獨立的 LFSR(線性反饋移位寄存器)訓練模式，帶有眼罩和錯誤計數(shù)器，可提高訓練精度，同時縮短訓練時間。此外，通過整合最新的數(shù)據(jù)完整性功能，包括帶實時報告的片上 ECC (ODECC)、數(shù)據(jù)中毒、錯誤檢查和清理以及帶命令阻塞的命令地址奇偶校驗(CAPARBLK)，滿足 RAS(可靠性、可用性、可維護性)的市場需求。

在容量上，目前第一批GDDR7顯存只有2GB(16Gb)，和如今的GDDR6/6X一致，因此首發(fā)搭載的NVIDIA RTX 50系列、AMD RX 8000系列對于顯卡的需求還較大。JEDEC表示，未來會有3GB、4GB、6GB甚至是8GB，其中3GB這種反常規(guī)容量是首次出現(xiàn)。

目前，AMD和NVIDIA都已經(jīng)加入了這個新標準，而三星和美光也已經(jīng)確定了下一代GDDR7內(nèi)存模塊的開發(fā)計劃。三星的目標是實現(xiàn)32Gbps的速度，而美光則計劃推出24Gb+32 Gbps的芯片。據(jù)悉，美光在其最新的路線圖中也公布了到2026年達到36Gbps和24Gb+的內(nèi)存模塊。

LPDDR6內(nèi)存規(guī)格今年第三季度敲定？

此外，近日韓媒etnews引援業(yè)內(nèi)人士消息，新一代移動端 DRAM 內(nèi)存規(guī)范 LPDDR6 有望今年 3 季度公布。

據(jù)悉，行業(yè)標準制定組織JEDEC固態(tài)技術協(xié)會近日在葡萄牙首都里斯本召開了下一代移動端隨機存取處理器標準咨詢會。此次會議中，與會各方進行了豐富的討論，完成了 LPDDR6 標準的定稿工作，預計將于今年 3 季度正式發(fā)布。

公開資料顯示，目前廣泛使用的LPDDR5規(guī)范發(fā)布于2019年。而升級版 LPDDR5X 規(guī)范于 2021 年推出，進行了多項調整以實現(xiàn)更高速度，最高可達 8533Mbps。此外，SK海力士還推出了基于私有規(guī)范的 9.6Gbps LPDDR5T 產(chǎn)品，美光也推出了同等速率的 LPDDR5X 內(nèi)存。

近年來，憑借其能效和速率優(yōu)勢，LPDDR 的市場從智能手機等傳統(tǒng)產(chǎn)品逐步擴展至英偉達 Grace 處理器等部分服務器處理器，以及一些 AI 專用芯片。而隨著 AI 的廣泛應用，不僅移動產(chǎn)品需要相較 LPDDR5X 更高速的內(nèi)存“喂飽”端側 AI 模型，后兩類處理器也需求更大的內(nèi)存帶寬。同時，三大用途對內(nèi)存功耗均有著嚴苛的要求。行業(yè)人士表示，LPDDR6 標準的兩大開發(fā)重點就是提高數(shù)據(jù)吞吐率和最小化功耗。

etnews消息稱，高通驍龍8 Gen 4有望成為首款支持 LPDDR6 內(nèi)存的產(chǎn)品。

二
HBM技術漸進，市場需求巨大

據(jù)TrendForce集邦咨詢資深研究副總吳雅婷表示，目前2024年HBM（High Bandwidth Memory）市場主流為HBM3，NVIDIA新世代含B100或H200的規(guī)格則為最新HBM3e產(chǎn)品。不過，由于AI需求高漲，目前英偉達（NVIDIA）以及其他品牌的GPU或ASIC供應緊俏，除了CoWoS是供應瓶頸，HBM亦同，主要是HBM生產(chǎn)周期較DDR5更長，投片到產(chǎn)出與封裝完成需要兩個季度以上所致。

吳雅婷表示，目前NVIDIA現(xiàn)有主攻H100的存儲器解決方案為HBM3，SK海力士是最主要供應商，然而供應不足以應付整體AI市場所需。至2023年末，三星以1Znm產(chǎn)品加入NVIDIA供應鏈，盡管比重仍小，但可視為三星于HBM3世代的首要斬獲。

HBM3e預計下半年逐季放量，三星、美光加入供應行列

由于三星是AMD長期以來最重要的策略供應伙伴，2024年第一季，三星HBM3產(chǎn)品也陸續(xù)通過AMD MI300系列驗證，其中包含其8h與12h產(chǎn)品，故自2024年第一季以后，三星HBM3產(chǎn)品將會逐漸放量。值得注意的是，過去在HBM3世代的產(chǎn)品競爭中，美光（Micron）始終沒有加入供應行列，僅有兩大韓系供應商獨撐，且SK海力士HBM市占率目前為最高，三星將隨著后續(xù)數(shù)個季度MI300逐季放量，市占率將急起直追。

而自2024年起，市場關注焦點即由HBM3轉向HBM3e，預計下半年將逐季放量，并逐步成為HBM市場主流。據(jù)TrendForce集邦咨詢調查，第一季由SK海力士率先通過驗證，美光緊跟其后，并于第一季底開始遞交HBM3e量產(chǎn)產(chǎn)品，以搭配計劃在第二季末鋪貨的NVIDIA H200。三星由于遞交樣品的時程較其他兩家供應商略晚，預計其HBM3e將于第一季末前通過驗證，并于第二季開始正式出貨。由于三星HBM3的驗證已經(jīng)有了突破，且HBM3e的驗證若無意外也即將完成，這也意味著該公司的出貨市占于今年末將與SK海力士拉近差距。

消息稱JEDEC有望放寬HBM4標準，混合鍵合還在未來

據(jù)韓媒ZDNet Korea報道，行業(yè)標準制定組織 JEDEC 固態(tài)技術協(xié)會有望放寬對HBM4內(nèi)存的高度限制，內(nèi)存廠商無需被迫轉向混合鍵合（Hybrid Bonding）。

據(jù)悉，JEDEC的主要參與者最近同意將HBM4產(chǎn)品的標準定為775微米（μm），比上一代的720微米更厚。據(jù)悉，該協(xié)議或將對三星電子、SK海力士、美光等主要內(nèi)存制造商的未來封裝投資趨勢產(chǎn)生重大影響。

先進封裝的意義旨在實現(xiàn)更大的互連密度（每個區(qū)域有更多的互連），減少跡線長度（trace length ）以降低每比特傳輸?shù)难舆t和能量。作為先進封裝技術中的顯眼存在，自誕生起，混合鍵合就被寄予厚望。

混合鍵合用于芯片的垂直（或 3D）堆疊?；旌湘I合的顯著特點是它是無凸塊的。它從基于焊料的凸塊技術轉向直接銅對銅連接。這意味著頂部die和底部die彼此齊平。兩個芯片都沒有凸塊，而是只有可縮放至超細間距的銅焊盤。沒有焊料，因此避免了與焊料相關的問題。與以前的基于凸塊的互連相比，混合鍵合引入了一系列全新的技術和工藝挑戰(zhàn)。為了實現(xiàn)高質量的鍵合，對表面光滑度、清潔度和粘合對準精度有非常嚴格的要求。

業(yè)界曾有言“混合鍵合將成為自EUV以來半導體制造最具變革性的創(chuàng)新”，事實是否如何我們目前還不可得知，但是，可以看到的是三星電子、SK海力士、美光都在你追我趕，爭相發(fā)力進一步突破這種技術。

假如JEDEC放寬對HBM4內(nèi)存的高度限制，內(nèi)存廠商無需著急鍵合技術的飛躍。如果封裝厚度為775微米，使用現(xiàn)有的鍵合技術如引線鍵合、倒裝芯片鍵合和硅通孔（TSV）鍵合等就可以充分實現(xiàn)16層DRAM堆疊HBM4。畢竟解決當下市場競爭問題還是必要的。并且考慮到混合鍵合的投資成本巨大，存儲器公司很可能將重點放在升級現(xiàn)有鍵合技術上。

但是值得注意的是，上述提到的鍵合技術有其局限性，并不能很好的適配未來3D封裝日益增長的復雜性和性能要求。目前，半導體產(chǎn)業(yè)鏈上下游都對混合鍵合技術變革充滿期待，隨著先進制程研發(fā)愈演愈烈，混合鍵合技術的市場在未來值得期待。