FOPLP，備受熱捧

半導(dǎo)體行業(yè)作為現(xiàn)代電子技術(shù)的基石，其持續(xù)進(jìn)步為電子產(chǎn)品的性能提升和成本降低提供了源源不斷的動(dòng)力。隨著芯片設(shè)計(jì)復(fù)雜性的增加和系統(tǒng)集成度的提高，布線密度的提升成為必然的趨勢(shì)。同時(shí)，隨著物聯(lián)網(wǎng)、云計(jì)算、大數(shù)據(jù)等技術(shù)的迅猛發(fā)展，設(shè)備之間的通信和數(shù)據(jù)傳輸需求也呈現(xiàn)出爆炸性增長，I/O 端口需求的增加成為了另一個(gè)推動(dòng)半導(dǎo)體技術(shù)發(fā)展的關(guān)鍵因素。

在這樣的背景下，傳統(tǒng)的封裝技術(shù)已經(jīng)難以滿足日益增長的性能和集成度要求。因此，半導(dǎo)體行業(yè)不斷探索新的封裝技術(shù)，以應(yīng)對(duì)布線密度提升和 I/O 端口需求增加帶來的挑戰(zhàn)。扇出型封裝（Fan-out Packaging）作為一種先進(jìn)的封裝技術(shù)，憑借其獨(dú)特的優(yōu)勢(shì)，逐漸成為了半導(dǎo)體封裝領(lǐng)域的新寵。

Fan-out 封裝的特點(diǎn)

體積更小：Fan-out 封裝不需要封裝基板，因此能實(shí)現(xiàn)薄型化封裝的需求。通過 Fan-out 封裝技術(shù)，不同的芯片可以被整合成一個(gè)單一的二維封裝體，實(shí)現(xiàn)了體積薄型化的 SiP（System in Package）封裝技術(shù)，這改變了原本需要利用直通硅晶穿孔 (TSV) 將數(shù)顆芯片做垂直疊加封裝的方式。

效能更強(qiáng)：在相同的芯片尺寸下，F(xiàn)an-out 封裝可以實(shí)現(xiàn)范圍更廣、層數(shù)更多的重分布層 (Redistribution Layer, RDL)。由于 RDL 層數(shù)的增加，芯片的引腳數(shù) I/O 也隨之增多。各種不同功能的芯片通過 RDL 聯(lián)結(jié)的方式整合在單一封裝體中，其功能性將更加強(qiáng)大。

成本較低：采用 Fan-out 封裝技術(shù)所生產(chǎn)的封裝體，能夠大幅縮短繁復(fù)的過程，并減少材料的使用，從而有效降低生產(chǎn)成本，實(shí)現(xiàn)低成本化的優(yōu)點(diǎn)。

扇出型封裝主要分為扇出型晶圓級(jí)封裝 (Fan-Out Wafer Level Packaging, FOWLP) 和扇出型板級(jí)封裝 (Fan-Out Panel Level Packaging, FOPLP) 兩種。

作為異質(zhì)整合封裝的新興技術(shù)，扇出型封裝技術(shù)發(fā)展至板級(jí)，因能以更大面積進(jìn)行生產(chǎn)，達(dá)到既可以進(jìn)一步降低生產(chǎn)成本又能滿足市場(chǎng)端對(duì)芯片效能的需求的目的，正成為先進(jìn)封裝技術(shù)中能夠提供異質(zhì)整合，同時(shí)又能降低生產(chǎn)成本的最有潛力的技術(shù)平臺(tái)。

具體看看，FOPLP 相比 FOWLP 都有哪些具體優(yōu)勢(shì)，各自適用于哪些應(yīng)用領(lǐng)域。

FOWLP 與 FOPLP 的較量

FOWLP 是晶圓級(jí)封裝（WLP）的一種。WLP 與傳統(tǒng)封裝不同點(diǎn)在于切割晶圓與封裝的先后順序。傳統(tǒng)封裝工藝步驟中，封裝要在裸片切割分片后進(jìn)行，而晶圓級(jí)封裝是先進(jìn)行封裝再切割。

回顧一下 WLP。WLP 于 2000 年左右問世，有兩種類型：Fan-in（扇入式）和 Fan-Out（扇出式）。開始 WLP 多采用 Fan-in 型態(tài)，可稱之為 Fan-in WLP 或者 FIWLP，主要應(yīng)用于面積較小、引腳數(shù)量少的芯片。

隨著 IC 工藝的提升，芯片面積縮小，芯片面積內(nèi)無法容納足夠的引腳數(shù)量，因此衍生出 Fan-Out WLP 封裝形態(tài)，也稱為 FOWLP，實(shí)現(xiàn)在芯片面積范圍外充分利用 RDL 做連接，以獲取更多的引腳數(shù)。

FOPLP 借鑒了 FOWLP 的思路和技術(shù)，但采用了更大的面板。因此，F(xiàn)OPLP 具備顯著的產(chǎn)能、效率提升和成本降低優(yōu)勢(shì)。其高面積利用率有效減少了浪費(fèi)，同時(shí)能夠在一次封裝過程中處理更多的芯片，顯著提高了封裝效率，形成強(qiáng)大的規(guī)模效應(yīng)，從而具有極強(qiáng)的成本優(yōu)勢(shì)。

根據(jù) Yole 報(bào)告，例如 FOWLP 技術(shù)面積使用率<85%，F(xiàn)OPLP 面積使用率>95%，可以放置更多的芯片數(shù)，成本也比 FOWLP 便宜；面板級(jí)封裝的成本與晶圓級(jí)封裝相比將會(huì)降低 66%。

來源：日月光，國盛證券研究所

FOPLP 擁有更高的面積利用率。來源：STATS ChipPAC & Rudoph Technologies

此外，F(xiàn)OPLP 的基板選材也更加靈活，可以采用玻璃基板或是金屬基板。

據(jù) Yole 的報(bào)告顯示，隨著基板面積的增加，芯片制造成本逐漸下降。從 200mm 過渡到 300mm 大約能節(jié)省 25% 的成本，而從 300mm 過渡到板級(jí)封裝，則能節(jié)約高達(dá) 66% 的成本。

FOPLP 與 FOWLP 各自有各自的細(xì)分方向，F(xiàn)OWLP 側(cè)重于直接在晶圓上進(jìn)行封裝，具有尺寸小、集成度高的特點(diǎn)，適用于高性能、高密度的應(yīng)用場(chǎng)景，比如 CPU、GPU、FPGA 等大型芯片的生產(chǎn)；而 FOPLP 則通過在面板級(jí)別進(jìn)行封裝，提供了更大的封裝尺寸和更高的生產(chǎn)靈活性，能夠滿足更多樣化的封裝需求。FOPLP 聚焦在高功率、大電流的功率半導(dǎo)體產(chǎn)品應(yīng)用，不需要最先進(jìn)的制程和設(shè)備，也不需要太細(xì)的線寬/線距，應(yīng)用于 I/O 數(shù)約 10-500 個(gè)的 APE、PMIC、功率器件等芯片的生產(chǎn)。

FOPLP 作為先進(jìn)封裝技術(shù)發(fā)展的一個(gè)重要分支，正在受到諸多廠商的追捧。

CoWoS 短缺，F(xiàn)OPLP 迎來契機(jī)

先進(jìn)封裝最受市場(chǎng)矚目的是 CoWoS。CoWoS 可以分開來看，CoW（Chip-on-Wafer）指的是芯片堆疊，WoS（Wafer-on-Substrate）則是將堆疊的芯片封裝在基板上。根據(jù)排列的形式，分為 2.5Ｄ與 3Ｄ，不僅可以減少芯片所需的空間，也有效減少功耗，借此達(dá)到加速運(yùn)算但成本仍是可控的目標(biāo)。

隨著 ChatGPT 橫空出世，生成式 AI 紅遍全球，帶動(dòng) AI 芯片的需求強(qiáng)勁，英偉達(dá)（NVIDIA）的 H100、A100 全部由臺(tái)積電代工，并使用臺(tái)積電的 CoWoS 先進(jìn)封裝技術(shù)，除了英偉達(dá)外，AMD MI300 也導(dǎo)入 CoWoS 技術(shù)，造成 CoWoS 產(chǎn)能供不應(yīng)求。

因此不少廠商開始尋找某種其他的方案來解決產(chǎn)能問題，這也給 FOPLP 封裝帶來了新的機(jī)遇。

蘇州晶方半導(dǎo)體副總經(jīng)理劉宏鈞表示：由于其工藝尺寸原因，F(xiàn)OPLP 技術(shù)指標(biāo)弱于臺(tái)積電的 CoWoS-S，但其潛在優(yōu)勢(shì)是成本和產(chǎn)能瓶頸突破的可能性。這些因素促使目前 CoWoS 的用戶努力尋找替代技術(shù)。

作為扇出封裝的后起之秀，F(xiàn)OPLP 正在以更低成本、更大靈活性而受到全行業(yè)的矚目。因此 FOPLP 也成為諸多大廠的選擇。

FOPLP 在這些市場(chǎng)發(fā)光發(fā)熱

近幾年，AIoT、5G、自動(dòng)駕駛和光伏儲(chǔ)能行業(yè)的發(fā)展，大大拉動(dòng)了功率器件、傳感器芯片和射頻芯片市場(chǎng)的需求。

根據(jù) Prismark 的預(yù)測(cè)，到 2026 年，5G&物聯(lián)網(wǎng)、車用電子將成為唯二增加市場(chǎng)占有率的應(yīng)用，占總體半導(dǎo)體營收近 30%；其中，在車載領(lǐng)域，伴隨著汽車新四化的演進(jìn)，以往一輛傳統(tǒng)汽車使用 500-600 顆左右的芯片，如今平均每輛車所需芯片數(shù)量已經(jīng)達(dá)到了 1000 顆-2000 顆，因此車用芯片將成為芯片成長率最高的應(yīng)用類別。

汽車電子的快速發(fā)展讓扇出型封裝的重要性愈發(fā)明顯。一輛新能源汽車中半導(dǎo)體價(jià)值的 77% 都將以扇出型封裝來生產(chǎn)，而這其中的 66% 又可以歸屬于 FOPLP 技術(shù)。

此外，F(xiàn)OPLP 依托精密的重布線層（RDL）工藝，實(shí)現(xiàn)了芯片間（D2D）的高速、高密度互連，這一特質(zhì)對(duì)于 AI 計(jì)算至關(guān)重要，確保了龐大數(shù)據(jù)流的無縫傳輸與高效處理，直擊 AI 時(shí)代的數(shù)據(jù)處理痛點(diǎn)。更進(jìn)一步，F(xiàn)OPLP 在增強(qiáng)芯片功能集成度、縮減互聯(lián)距離及促進(jìn)系統(tǒng)設(shè)計(jì)創(chuàng)新方面展示出的明顯優(yōu)勢(shì)，恰與 AI 時(shí)代對(duì)芯片提出的高性能、高集成度標(biāo)準(zhǔn)不謀而合，為智能計(jì)算的未來鋪設(shè)了堅(jiān)實(shí)的基石。

因此，從應(yīng)用市場(chǎng)的角度來看，未來 FOPLP 技術(shù)前景廣闊。究其核心在于，在眾多先進(jìn)封裝技術(shù)之中，板級(jí)封裝技術(shù)因具備大產(chǎn)能且更具成本優(yōu)勢(shì)，是目前高速成長的功率器件、傳感器、通信等車規(guī)級(jí)芯片生產(chǎn)的最佳解決方案。

諸多廠商熱捧

在 FOPLP 方面，三星是絕對(duì)的引領(lǐng)者。在 2018 年，三星電機(jī)通過為三星 Galaxy Watch 推出具有扇出型嵌入式面板級(jí)封裝（ePLP）PoP 技術(shù)的 APE-PMIC 設(shè)備，實(shí)現(xiàn)了新的里程碑。三星電機(jī)繼續(xù)為具有成本效益的高密度扇出封裝進(jìn)行創(chuàng)新，以便再次與臺(tái)積電競(jìng)爭蘋果的封裝和前端業(yè)務(wù)。

去年，三星旗下 DS 部門的先進(jìn)封裝（AVP）業(yè)務(wù)團(tuán)隊(duì)開始研發(fā)將 FOPLP 先進(jìn)封裝技術(shù)用于 2.5D 的芯片封裝上。借由此技術(shù)，三星預(yù)計(jì)可將 SoC 和 HBM 整合到硅中間層上，進(jìn)一步建構(gòu)其成為一個(gè)完整的芯片。

從國際學(xué)術(shù)會(huì)議上三星發(fā)表的 FOPLP 相關(guān)論文來看，三星正在致力于開發(fā) FOPLP 先進(jìn)封裝技術(shù)，以克服 2.5D 封裝的局限性。所以，一旦三星成功應(yīng)用 FO-PLP 先進(jìn)封裝技術(shù)，將能與其晶圓代工和內(nèi)存業(yè)務(wù)產(chǎn)生協(xié)同效應(yīng)。因此，三星正在借由提出一站式方案（Turn-key）來吸引客戶，也就是借由為 AI 設(shè)計(jì)廠商（例如 NVIDIA 和 AMD）生產(chǎn)半導(dǎo)體、再加上提供 HBM 和封裝技術(shù)來吸引客戶。所以，如果在封裝方面變得有競(jìng)爭力，則三星將能壯大其半導(dǎo)體業(yè)務(wù)。臺(tái)積電因 2.5D 先進(jìn)封裝在半導(dǎo)體代工市場(chǎng)上發(fā)揮了巨大的影響力。業(yè)內(nèi)人士表示，三星或許計(jì)劃利用 2.5D 先進(jìn)封裝技術(shù)來追趕臺(tái)積電。

日月光也是最早布局面板級(jí)扇出型技術(shù)的領(lǐng)導(dǎo)廠家之一。于 2019 年底產(chǎn)線建置完成，2020 下半年量產(chǎn)，應(yīng)用在 RF、FEM、Power 和 Server 領(lǐng)域。2022 年日月光推出了 VIPack 先進(jìn)封裝平臺(tái)，提供垂直互聯(lián)集成封裝解決方案。VIPack 就是以 3D 異質(zhì)整合為關(guān)鍵技術(shù)的先進(jìn)互連技術(shù)解決方案，建立完整的協(xié)同合作平臺(tái)。

此外，還有力成、群創(chuàng)等廠商結(jié)合自身的工藝能力投資扇出型板級(jí)封裝技術(shù)的量產(chǎn)。隨著 FOPLP 越來越受重視，近幾年行業(yè)內(nèi)已經(jīng)有不同商業(yè)模式的廠商加入這一市場(chǎng)爭奪戰(zhàn)，包括 IDM 廠、代工廠、封裝廠，甚至面板廠、PCB 廠等等，他們已強(qiáng)烈感應(yīng)到通過扇出型技術(shù)涉足先進(jìn)封裝領(lǐng)域的機(jī)會(huì)。

中國大陸扇出面板級(jí)封裝廠商也正乘勝追擊，目前多家廠商已經(jīng)量產(chǎn)或具備生產(chǎn)能力。比如：

華潤微、奕斯偉、中科四合、天芯互聯(lián)等都已切入扇出型面板級(jí)封裝。

華潤微電子于 2018 年成立矽磐微電子（重慶）公司從事面板級(jí)封裝業(yè)務(wù)，面板級(jí)封裝技術(shù)有效解決了 Chiplet 封裝成本高昂的問題，更適用于功率類半導(dǎo)體封裝異構(gòu)集成化。據(jù)悉，矽磐擁有先進(jìn)封裝領(lǐng)域的市場(chǎng)、設(shè)計(jì)、設(shè)備、工藝和材料等各個(gè)環(huán)節(jié)的世界級(jí)團(tuán)隊(duì)，可為客戶提供全方位 Fan-out 封裝技術(shù)解決方案——ONEIRO 封裝。

成都奕斯偉系統(tǒng)集成電路有限公司成立于 2017 年，隸屬于北京奕斯偉科技集團(tuán)有限公司，核心事業(yè)涵蓋芯片與方案、硅材料、先進(jìn)封測(cè)三大領(lǐng)域。成都奕斯偉系統(tǒng)集成電路有限公司是北京奕斯偉布局在成都的先進(jìn) FOPLP（面板級(jí)扇出型）封測(cè)基地，為客戶提供高性價(jià)比的系統(tǒng)集成封裝與測(cè)試服務(wù)。

天芯互聯(lián)科技有限公司為深南電子旗下全資子公司，天芯互聯(lián)依托系統(tǒng)級(jí)封裝（SiP）和板級(jí)扇出封裝（FOPLP）平臺(tái)，為客戶提供高集成小型化的半導(dǎo)體器件模組封裝解決方案和半導(dǎo)體測(cè)試接口解決方案，產(chǎn)品廣泛應(yīng)用于高端醫(yī)療、工控、通信、半導(dǎo)體測(cè)試等領(lǐng)域。公司在深圳和無錫兩地均設(shè)有研發(fā)團(tuán)隊(duì)和制造工廠，為客戶提供方案評(píng)估、設(shè)計(jì)仿真、封裝測(cè)試等一站式服務(wù)。天芯互聯(lián)科技有限公司無錫分公司目前在開展扇出型晶圓級(jí)封裝技術(shù)的研究。

中科四合也在致力于建設(shè)板級(jí)功率芯片扇出型封裝工藝制造平臺(tái)，并以此平臺(tái)為基礎(chǔ)開展先進(jìn) Fan-out 封裝工藝技術(shù)研究與功率芯片/模組產(chǎn)品研究，面向消費(fèi)類電子、工控、汽車電子、通信/服務(wù)器、醫(yī)療等各種不同領(lǐng)域客戶進(jìn)行新型高密度功率芯片/模組產(chǎn)品研發(fā)、制造、銷售，產(chǎn)品類型涵蓋 TVS、MOSFET、SBD、Bridge、DC-DC、IPM 等多種器件和模組。目前，中科四合已量產(chǎn)基于板級(jí)扇出型封裝的 DFN 類 TVS 系列產(chǎn)品。該 TVS 產(chǎn)品系列已在小米、海爾、海信等終端品牌中實(shí)現(xiàn)批量應(yīng)用。

掣肘和機(jī)遇

當(dāng)下仍需注意的是，F(xiàn)OPLP 要全面發(fā)展，面臨的制約因素還有不少，由于在工藝實(shí)現(xiàn)的過程中涵蓋了多種設(shè)備、工藝難點(diǎn)，面臨精度、效率和速度等多重挑戰(zhàn)。其中，面板尺寸和組裝工藝未能標(biāo)準(zhǔn)化是 FOPLP 應(yīng)用的最大障礙。同時(shí)，F(xiàn)OPLP 封裝尺寸雖大，良率還不及 FOWLP，所以提高良率也是其發(fā)展重點(diǎn)。

未來，隨著 FOPLP 技術(shù)的不斷成熟和完善，以及更多不同領(lǐng)域的廠商加入這一陣營，扇出型封裝技術(shù)有望逐步走向成熟與普及。

根據(jù) YoleIntelligence 在 2023 年發(fā)布的扇出封裝市場(chǎng)報(bào)告中的預(yù)測(cè)，F(xiàn)OPLP 市場(chǎng)規(guī)模將從 2022 年的 4100 萬美元迅速擴(kuò)大，預(yù)計(jì)在 2028 年將以 32.5% 的復(fù)合年增長率增長至 2.21 億美元。

與此同時(shí)，F(xiàn)OPLP 的市場(chǎng)份額在 FOWLP 市場(chǎng)中的占比也將從 2022 年的 2% 攀升至 2028 年的 8%。

在不遠(yuǎn)的將來，F(xiàn)OPLP 將憑借其獨(dú)特的優(yōu)勢(shì)，迎來全面爆發(fā)的時(shí)刻。