PCB設(shè)計(jì)：繞等長(zhǎng)
加入技術(shù)交流群
一、為什么需要“繞等長(zhǎng)”
本文引用地址：http://www.ex-cimer.com/article/202405/459232.htm傳輸線等長(zhǎng)包括差分對(duì)內(nèi)等長(zhǎng)，也包括相同類型的傳輸線組內(nèi)等長(zhǎng)。如果傳輸線不等長(zhǎng)會(huì)帶來(lái)一些信號(hào)完整性的問(wèn)題，包括時(shí)序不滿足要求、損耗過(guò)大或者容易受干擾等等。最簡(jiǎn)單的方式就通過(guò)繞線使差分對(duì)不同的兩段傳輸線長(zhǎng)度一致。
隨著高速電路的發(fā)展，電路的設(shè)計(jì)在朝著高速高密度的方向發(fā)展。速度和密度高了的話，各種信號(hào)完整性、EMI的問(wèn)題就出來(lái)。這也就出現(xiàn)了各種各樣的設(shè)計(jì)要求規(guī)則，比如阻抗穩(wěn)定性、同組同層、等長(zhǎng)設(shè)計(jì)等等。今天咱們就來(lái)討論一個(gè)由等長(zhǎng)而引發(fā)的一個(gè)設(shè)計(jì)問(wèn)題，即繞線設(shè)計(jì)，如下圖所示：
在設(shè)計(jì)中，特別是DDR3/4/5這類的設(shè)計(jì)，總會(huì)有很多的信號(hào)線存在，每一組的數(shù)據(jù)或者地址控制命令信號(hào)線都有一定的等長(zhǎng)要求，如下所示為某芯片手冊(cè)的要求：
在設(shè)計(jì)時(shí)，當(dāng)達(dá)不到要求時(shí)，工程師首先想到的都是繞線，然后還出現(xiàn)了非常多的繞線方式。如下圖所示：
PCB（印刷電路板）設(shè)計(jì)中走線需要繞等長(zhǎng)主要是為了保證信號(hào)的同步和完整性。這在高速信號(hào)傳輸和差分信號(hào)對(duì)設(shè)計(jì)中尤為重要。以下是一些具體原因：
1、時(shí)序的要求：
在高速信號(hào)傳輸中，如DDR、PCIe等，數(shù)據(jù)線和時(shí)鐘線之間的長(zhǎng)度差異會(huì)導(dǎo)致信號(hào)的延時(shí)不同。如果走線長(zhǎng)度不一致，信號(hào)到達(dá)的時(shí)間就會(huì)不同，可能會(huì)導(dǎo)致時(shí)鐘和數(shù)據(jù)不同步，造成數(shù)據(jù)錯(cuò)誤。也就是說(shuō)同步信號(hào)系統(tǒng)“有時(shí)鐘和數(shù)據(jù)”的系統(tǒng)，需要滿足“建立時(shí)間”setup time和“保持時(shí)間” hold time。
比較早的一些SoC會(huì)給出各種時(shí)序參數(shù)，讓工程師自己計(jì)算等長(zhǎng)的要求，或者計(jì)算線長(zhǎng)差的要求。
那么時(shí)鐘和信號(hào)線之間就會(huì)有延時(shí)差要求，現(xiàn)在很多IC已經(jīng)設(shè)計(jì)很好了，只需要保持時(shí)鐘和信號(hào)“等長(zhǎng)”就可以。
2、同組信號(hào)的同步性
在一些對(duì)時(shí)序要求非常嚴(yán)格的系統(tǒng)中，所有信號(hào)需要在特定的時(shí)刻到達(dá)。如果走線長(zhǎng)度不一致，會(huì)導(dǎo)致某些信號(hào)先到達(dá)，某些信號(hào)后到達(dá)，破壞了系統(tǒng)的時(shí)序要求。
對(duì)于有些總線來(lái)說(shuō)，數(shù)據(jù)是一組數(shù)據(jù)，地址，命令這些也是一組數(shù)據(jù)，需要組間等長(zhǎng)。
3、差分信號(hào)對(duì)：
對(duì)于差分信號(hào)對(duì)（如LVDS、USB、Ethernet等），兩條信號(hào)線之間必須保持等長(zhǎng)，以確保差分對(duì)的信號(hào)在接收端保持相位一致。如果兩條線長(zhǎng)度不一致，會(huì)導(dǎo)致信號(hào)相位偏移，影響信號(hào)傳輸?shù)馁|(zhì)量。
理想情況下，差分信號(hào)是正負(fù)對(duì)稱的，其共模份量為零或者只有直流份量，如圖所示。如果差分線的正負(fù)傳輸線長(zhǎng)度不等，造成傳輸時(shí)間不一致，實(shí)際上就是信號(hào)在時(shí)間軸上的不對(duì)稱，在終端負(fù)載電阻上就能觀察到圖2所示的波形。顯然此時(shí)的正負(fù)波形不能嚴(yán)格對(duì)稱，差分電路中的正負(fù)電流無(wú)法抵消，于是其電源中就有共模電流份量在流動(dòng)。
PCB設(shè)計(jì)：差分線
二、一些需要繞等長(zhǎng)的信號(hào)
DDR 首先可以想到的就是DDR信號(hào)(DDR是最常見的源同步傳輸方式的信號(hào)之一)，DDR中所有的控制線和地址線都是在CK上升沿與CK#下降沿的交叉處被采樣；而數(shù)據(jù)線與其對(duì)應(yīng)的DQS、DQS#(數(shù)據(jù)選通)信號(hào)同步。 DQS、DQS#為數(shù)據(jù)選通(鎖存)信號(hào)，雙沿有效，寫數(shù)據(jù)時(shí)輸入，信號(hào)沿與數(shù)據(jù)中心對(duì)齊；讀數(shù)據(jù)時(shí)輸出，信號(hào)沿與數(shù)據(jù)邊沿對(duì)齊。 以16bit DDR為例，其一共可以分為三組來(lái)做等長(zhǎng)處理： 第一組：CLK/CLK#、地址線與所有的控制線 第二組：D0~D7、DQS0、DQM0 第三組：D8~D15、DQS1、DQM1 eMMC & SDIO 其次就是eMMC總線和SDIO總線，在這兩種總線中，DATA信號(hào)和CMD信號(hào)都是與CLK同步。 所以eMMC總線和SDIO總線中DATA信號(hào)、CMD信號(hào)和CLK信號(hào)需要一起做等長(zhǎng)處理，支持HS400的eMMC總線還有DATA Strobe信號(hào)，也需要和數(shù)據(jù)線做等長(zhǎng)。 RMII、GMII、RGMII、XGMII(MII) MII是媒體訪問(wèn)控制(MAC)子層和物理層(PHY)之間的接口，從媒體獨(dú)立接口(Media Independent Interface)一文中我們可知，MII總線一般分為兩部分(Tx和Rx)，TX數(shù)據(jù)線與TXCLK信號(hào)保持同步；RX數(shù)據(jù)線與RXCLK信號(hào)保持同步。 所以MII總線的等長(zhǎng)處理可以分為兩組： 第一組：TXD[0:3]、TX_CLK 第二組：RXD[0:3]、RX_CLK 同理，RMII、GMII、RGMII、XGMII都需要分成兩組做等長(zhǎng)處理。 HDMI 在HDMI 2.1之前，HDMI有三對(duì)差分?jǐn)?shù)據(jù)線和一對(duì)CLK信號(hào)，但是這組CLK信號(hào)只是作為參考信號(hào)，在接收端倍頻用于數(shù)據(jù)信號(hào)的采樣，傳輸時(shí)并不與數(shù)據(jù)信號(hào)同步。 所以在HDMI2.1之前，只要保證三對(duì)數(shù)據(jù)線繞等長(zhǎng)即可(實(shí)際根據(jù)HDMI協(xié)議規(guī)定，HDMI 2.0的對(duì)間Skew可以允許最大2000mil，就算不繞等長(zhǎng)也基本不會(huì)有問(wèn)題)。 而對(duì)于HDMI 2.1，由于其采用了時(shí)鐘數(shù)據(jù)恢復(fù)技術(shù)，不會(huì)存在時(shí)差，所以可以不用繞等長(zhǎng)。
三、“等長(zhǎng)”≠“等延時(shí)”
相同物理長(zhǎng)度的兩段傳輸線如下圖所示，一段直線A，一段繞線B，A和B哪一段的延時(shí)會(huì)更大？
本文就和大家聊一聊平時(shí)咱們繞線的方式到底存在一些什么問(wèn)題？為了完成這個(gè)問(wèn)題的研究，特意做了一個(gè)測(cè)試板，設(shè)計(jì)了研究對(duì)象為10inch的傳輸線，一段做參考為直線（上），一段為繞線（下），如下圖所示：
一般，大家通常都會(huì)認(rèn)為，這樣已經(jīng)算等長(zhǎng)了，而且是完全等長(zhǎng)。但是，通過(guò)測(cè)量其傳輸特性，測(cè)量的結(jié)果如下圖所示，我們可以看到，其差異還是不小，相差了12.73ps（紅色圓圈），而且繞線比直線傳輸?shù)母臁?/p>
這12.7ps換算成物理長(zhǎng)度，約為80mil。80mil的長(zhǎng)度應(yīng)該是讓有經(jīng)驗(yàn)的工程師嚇一跳，畢竟平時(shí)硬件工程師說(shuō)：給我做好等長(zhǎng)，誤差在2mil的時(shí)候都會(huì)跳起腳來(lái)大罵。當(dāng)然，我們這里做實(shí)驗(yàn)設(shè)計(jì)的為10inch，通常很多布線都沒(méi)這么長(zhǎng)，但是也有一些布線確實(shí)非常長(zhǎng)的。但是，不管怎么樣，這個(gè)實(shí)驗(yàn)都告訴了我們，物理等長(zhǎng)，不等于實(shí)際設(shè)計(jì)就等長(zhǎng)了。這也是為什么，近年來(lái)，業(yè)界一些廠商都提倡時(shí)序等長(zhǎng)的原因。
這是為什么呢？原因就在于繞線之后，由于趨膚效應(yīng)和電磁場(chǎng)效應(yīng)，信號(hào)都是在表面?zhèn)鬟f。為了解釋此現(xiàn)象，在ADS中設(shè)計(jì)了一段繞線，進(jìn)行了電磁（EM）仿真，結(jié)果如下圖所示：
從上圖中，我們可以看到，在繞線的地方，都是在相對(duì)比較緊耦合處場(chǎng)電流密度比較大，呈紅色，在上方（與傳輸線平行）以及傳輸線的中心處，電流密度比較小，呈淺色，這就說(shuō)明信號(hào)靠近邊沿處傳遞，這樣就導(dǎo)致了信號(hào)傳遞的“更加快速”，所用的時(shí)間更少（本來(lái)可以給大家放一張動(dòng)態(tài)圖的，但是沒(méi)能做好，有機(jī)會(huì)的時(shí)候，再給大家show一下）。
而直線的仿真結(jié)果如下圖所示（長(zhǎng)度太長(zhǎng)，所以只截取一部分）：
通過(guò)以上的分析即可說(shuō)明，相同的物理長(zhǎng)度，繞線的一段延時(shí)更小，這樣，我們就能回答前面提出來(lái)的問(wèn)題了，顯然是A的延時(shí)更大（繞線更快）。
那么問(wèn)題又來(lái)了，工程師在設(shè)計(jì)時(shí)遇到不“等長(zhǎng)”的時(shí)候，如何做好設(shè)計(jì)呢？第一，把物理等長(zhǎng)的觀念改為等時(shí)，不管繞線還是直線，需要的是傳輸延時(shí)是一樣的。有的PCB設(shè)計(jì)工具是可以使用時(shí)間來(lái)表示物理長(zhǎng)度的；
第二，有時(shí)序關(guān)系的信號(hào)線，在設(shè)計(jì)時(shí)做到同進(jìn)同出同設(shè)計(jì)，盡量減少繞線；
第三，如果某一段傳輸線確實(shí)要繞線，繞線的形狀大一點(diǎn)，波與波的距離大一點(diǎn)，或者繞的比直線更長(zhǎng)一點(diǎn)，至于繞多長(zhǎng)，我也不知道，還是請(qǐng)工程師進(jìn)行下仿真吧（這就是為什么要進(jìn)行后仿真了）。
這種繞線的研究，并不是說(shuō)每一種總線設(shè)計(jì)都需要這樣做，對(duì)于一些低速信號(hào)、對(duì)時(shí)序沒(méi)有特別要求的信號(hào)或者對(duì)EMI沒(méi)有特殊要求的項(xiàng)目，工程師可以不用考慮。
評(píng)論