芯和半導(dǎo)體：國(guó)產(chǎn)EDA一定要有自己的獨(dú)特優(yōu)勢(shì)

一年一度的ICCAD不僅是集成電路設(shè)計(jì)公司的聚會(huì)，更是國(guó)產(chǎn)EDA公司集體展示自身技術(shù)實(shí)力和研發(fā)成果的舞臺(tái)。作為IC產(chǎn)業(yè)鏈條中相對(duì)較薄弱的一環(huán)，國(guó)產(chǎn)EDA與驗(yàn)證仿真相關(guān)企業(yè)的數(shù)量在過(guò)去幾年爆發(fā)式增長(zhǎng)，讓國(guó)產(chǎn)EDA成為整個(gè)IC產(chǎn)業(yè)鏈最活躍的一環(huán)。

在ICCAD2024現(xiàn)場(chǎng)，多家國(guó)產(chǎn)EDA企業(yè)亮相并介紹各自取得的技術(shù)突破和設(shè)計(jì)新服務(wù)內(nèi)容，鴻芯微納首席技術(shù)官、聯(lián)合創(chuàng)始人王宇成，芯華章首席市場(chǎng)戰(zhàn)略官謝仲輝，芯和半導(dǎo)體創(chuàng)始人、總裁代文亮，思爾芯副總裁陳英仁，國(guó)微芯首席產(chǎn)品科學(xué)家顧征宙，芯行紀(jì)銷售副總裁孫曉輝，巨霖科技創(chuàng)始人兼董事長(zhǎng)孫家鑫，速石信息首席技術(shù)官?gòu)埓蟪?，芯啟源集團(tuán)副總裁兼董事會(huì)秘書廖鼎鑫，芯易薈研發(fā)副總裁石賢帥等從不同的角度，為與會(huì)的設(shè)計(jì)企業(yè)帶來(lái)了覆蓋EDA全鏈路的國(guó)產(chǎn)設(shè)計(jì)解決方案。

作為一家擁有超過(guò)15年歷史的本土EDA企業(yè)，芯和半導(dǎo)體提供覆蓋芯片、封裝到系統(tǒng)的全產(chǎn)業(yè)鏈仿真EDA解決方案，確保設(shè)計(jì)團(tuán)隊(duì)能夠在整個(gè)產(chǎn)品開發(fā)過(guò)程中保持高度的一致性和優(yōu)化。芯和半導(dǎo)體總裁代文亮介紹，公司圍繞“集成系統(tǒng)設(shè)計(jì)”進(jìn)行技術(shù)和產(chǎn)品的戰(zhàn)略布局，開發(fā)由AI人工智能技術(shù)加持的多物理引擎技術(shù)，以“仿真驅(qū)動(dòng)設(shè)計(jì)”的理念，提供從芯片、封裝、模組、PCB板級(jí)、互連到整機(jī)系統(tǒng)的全棧集成系統(tǒng)級(jí)EDA解決方案，實(shí)現(xiàn)系統(tǒng)內(nèi)各種芯片及硬件的高速高頻互連，以智能聯(lián)接智能。。這種技術(shù)特點(diǎn)確保了產(chǎn)品在設(shè)計(jì)階段的性能和可靠性，減少了后續(xù)生產(chǎn)過(guò)程中的風(fēng)險(xiǎn)和成本。芯和半導(dǎo)體擁有多種自主創(chuàng)新的電磁、電路、電熱、應(yīng)力等多物理場(chǎng)仿真技術(shù)以及智能的網(wǎng)格技術(shù)。這些技術(shù)不僅支持從納米到厘米級(jí)的多尺度仿真需求，以支撐AI芯片、封裝和智算系統(tǒng)的完整覆蓋.

   Chiplet先進(jìn)封裝與高速高頻互連EDA工具是芯和半導(dǎo)體進(jìn)入EDA領(lǐng)域的兩個(gè)重點(diǎn)發(fā)展方向。面向高速高頻互連設(shè)計(jì)，芯和半導(dǎo)體不斷推出創(chuàng)新技術(shù)和平臺(tái)，如適用于芯片、封裝、電路板、線纜、連接器和天線等任意3D結(jié)構(gòu)的全系電磁仿真平臺(tái)Hermes，高速高頻設(shè)計(jì)中封裝和板級(jí)的SI/PI協(xié)同分析、拓?fù)涮崛〖半?熱-應(yīng)力聯(lián)合分析平臺(tái)Notus，針對(duì)信號(hào)完整性的時(shí)域和頻域全鏈路的通用驗(yàn)證平臺(tái)ChannelExpert等。芯和半導(dǎo)體在射頻領(lǐng)域擁有針對(duì)芯片-封裝-模組-PCB的射頻系統(tǒng)設(shè)計(jì)平臺(tái)XDS，支持基于PDK驅(qū)動(dòng)的場(chǎng)路聯(lián)合仿真流程，內(nèi)嵌基于矩量法的三維全波快速電磁仿真引擎，支持從芯片到封裝的跨尺度仿真，并內(nèi)嵌XSPICE射頻電路仿真引擎，支持DC OP、AC和調(diào)諧優(yōu)化等仿真。憑借在這射頻方面的技術(shù)積累，芯和半導(dǎo)體榮獲2023年度國(guó)家科技進(jìn)步獎(jiǎng)一等獎(jiǎng)。談及此次獲獎(jiǎng)的項(xiàng)目，代文亮博士介紹，該項(xiàng)目的核心就是信號(hào)傳輸速率越來(lái)越高帶來(lái)了芯片內(nèi)的信號(hào)干擾，而如何降低信號(hào)電磁干擾帶來(lái)的傳輸損耗就是這個(gè)項(xiàng)目重點(diǎn)要解決的問(wèn)題。

Chiplet先進(jìn)封裝EDA是芯和半導(dǎo)體另一個(gè)領(lǐng)先的技術(shù)方向，公司從2012年就進(jìn)入到系統(tǒng)級(jí)封裝SiP的EDA設(shè)計(jì)領(lǐng)域，一直保持著對(duì)先進(jìn)封裝設(shè)計(jì)仿真的關(guān)注。據(jù)了解，芯和半導(dǎo)體在2021年全球首發(fā)的3DIC Chiplet 先進(jìn)封裝系統(tǒng)設(shè)計(jì)分析全流程EDA平臺(tái)，已被全球多家頂尖芯片設(shè)計(jì)公司廣泛采納，用于設(shè)計(jì)下一代面向人工智能、數(shù)據(jù)中心、汽車電子和AR/VR市場(chǎng)的高性能計(jì)算芯片，包括CPU/GPU/NPU等，有力推動(dòng)和完善了國(guó)內(nèi)Chiplet產(chǎn)業(yè)鏈的生態(tài)建設(shè)。舉例來(lái)說(shuō)，專為2.5D、3DIC先進(jìn)封裝而設(shè)計(jì)的系統(tǒng)級(jí)SI/PI仿真平臺(tái)Metis，可以輕松實(shí)現(xiàn)基于Interposer和傳輸線模板的參數(shù)化前仿真功能，并支持面向2.5D和3DIC封裝的SI/PI和電路聯(lián)合分析流程。Metis 2024版本新開發(fā)了System SI高速電路仿真流程，內(nèi)嵌XSPICE電路仿真引擎，便于用戶直接評(píng)估HBM設(shè)計(jì)是否滿足時(shí)域指標(biāo)要求。

談及擺脫路徑依賴，代文亮博士認(rèn)為這是國(guó)產(chǎn)EDA工具的一個(gè)機(jī)遇。先進(jìn)封裝是國(guó)產(chǎn)半導(dǎo)體設(shè)計(jì)的一個(gè)機(jī)會(huì)，要從協(xié)議標(biāo)準(zhǔn)和通信傳輸?shù)确矫孀鲈瓌?chuàng)設(shè)計(jì)來(lái)提升國(guó)產(chǎn)芯片的性能表現(xiàn)。既然工藝方面遇到一些限制，就要想辦法在設(shè)計(jì)理念方面進(jìn)行一些革新，比如業(yè)界過(guò)去都在談DTCO（設(shè)計(jì)工藝協(xié)同優(yōu)化），那么現(xiàn)在需要考慮升級(jí)到STCO（系統(tǒng)技術(shù)協(xié)同優(yōu)化），從系統(tǒng)級(jí)架構(gòu)如傳輸、通信等方面去對(duì)設(shè)計(jì)進(jìn)行優(yōu)化，也許是一條提升IC性能的新路徑?；贑hiplet這種結(jié)構(gòu)，可以把更多功能的單元集成在一起，通過(guò)適當(dāng)把芯片尺寸做大一點(diǎn)，如果能把散熱問(wèn)題解決好，能一定程度擺脫對(duì)先進(jìn)工藝的依賴性。最關(guān)鍵的，代文亮博士強(qiáng)調(diào)，國(guó)產(chǎn)EDA廠商一定要構(gòu)建自己的獨(dú)特優(yōu)勢(shì)和差異化特色，不能一味照搬、國(guó)產(chǎn)替代而是要緊跟技術(shù)發(fā)展的趨勢(shì)尋找市場(chǎng)機(jī)遇，比如以前做EDA的廠商不會(huì)考慮液冷風(fēng)冷等設(shè)計(jì)，但現(xiàn)在的AI大芯片都開始用液冷設(shè)計(jì)，那么如何抓住這種市場(chǎng)新需求，提供獨(dú)特的設(shè)計(jì)工具和設(shè)計(jì)流程，才能更好地助力國(guó)產(chǎn)芯片實(shí)現(xiàn)性能方面的追趕。