合見(jiàn)工軟：致力于提升國(guó)產(chǎn)智算大芯片設(shè)計(jì)效能

在國(guó)產(chǎn)EDA創(chuàng)業(yè)浪潮中涌現(xiàn)出了很多EDA新銳，不過(guò)相比于同時(shí)期創(chuàng)立的同行，合見(jiàn)工軟成立之初瞄準(zhǔn)的就是大規(guī)模數(shù)字芯片設(shè)計(jì)這個(gè)難啃的骨頭，其目標(biāo)是提供從芯片級(jí)EDA、高性能接口IP、系統(tǒng)級(jí)和封裝設(shè)計(jì)的全流程系統(tǒng)級(jí)設(shè)計(jì)解決方案，幫助客戶(hù)實(shí)現(xiàn)設(shè)計(jì)流程的自動(dòng)化和高效化。除了設(shè)計(jì)工具外，合見(jiàn)工軟還提供設(shè)計(jì)服務(wù)和技術(shù)支持，為客戶(hù)提供一站式、全方位的系統(tǒng)級(jí)設(shè)計(jì)服務(wù)，降低客戶(hù)的設(shè)計(jì)成本和風(fēng)險(xiǎn)。

成立四年來(lái)，合見(jiàn)工軟致力于為大芯片和非常復(fù)雜的SOC系統(tǒng)設(shè)計(jì)提供全流程解決方案，涵蓋了數(shù)字驗(yàn)證的全流程、數(shù)字實(shí)現(xiàn)DFT全流程及系統(tǒng)級(jí)的解決方案，以及高性能的接口IP。在數(shù)字驗(yàn)證方面，最新一代的硬件仿真平臺(tái)UVHP（UniVista Hyperscale Emulator），提供數(shù)據(jù)中心級(jí)全場(chǎng)景超大容量硬件仿真加速驗(yàn)證，支持大規(guī)模集成電路設(shè)計(jì)的驗(yàn)證需求；新一代單系統(tǒng)原型驗(yàn)證平臺(tái)PD-AS，支持快速芯片原型驗(yàn)證，縮短設(shè)計(jì)周期?？蓽y(cè)性設(shè)計(jì)（DFT）全流程平臺(tái)UniVista Tespert，集成高效缺陷診斷工具和存儲(chǔ)單元內(nèi)建自測(cè)試軟件，提高測(cè)試設(shè)置的效率和可靠性。電子系統(tǒng)設(shè)計(jì)平臺(tái)UniVista Archer提供一體化PCB設(shè)計(jì)環(huán)境和板級(jí)系統(tǒng)電路原理設(shè)計(jì)輸入環(huán)境，滿(mǎn)足復(fù)雜的電子系統(tǒng)設(shè)計(jì)需求。在接口IP方面，UCIe IP、HBM3/E IP、DDR5 IP、LPDDR5 IP、RDMA IP等高速接口IP支持智算時(shí)代的高速互聯(lián)需求。據(jù)合見(jiàn)工軟副總裁吳曉忠介紹，合見(jiàn)工軟的產(chǎn)品廣泛應(yīng)用于高性能計(jì)算（HPC）、人工智能（AI）、存儲(chǔ)、5G通信、GPU、汽車(chē)電子等多個(gè)領(lǐng)域。目前合見(jiàn)的產(chǎn)品技術(shù)已經(jīng)獲得國(guó)內(nèi)超過(guò)200家客戶(hù)的認(rèn)可和部署，特別是在一些頭部企業(yè)整體裝機(jī)容量已經(jīng)超過(guò)國(guó)際領(lǐng)先企業(yè)。在高速接口IP方面合見(jiàn)工軟的IP在國(guó)內(nèi)的大算力的超算和智算芯片上均獲得實(shí)際應(yīng)用。

針對(duì)復(fù)雜大算力芯片設(shè)計(jì)的EDA工具，吳曉鐘介紹UVHP作為國(guó)內(nèi)首個(gè)基于數(shù)據(jù)中心的硬件仿真加速平臺(tái)，其容量從1.6億門(mén)可以單系統(tǒng)擴(kuò)展到460億門(mén)，這和業(yè)界最大容量的硬件仿真器是齊平的狀態(tài)。另外合見(jiàn)工軟國(guó)內(nèi)首創(chuàng)的自動(dòng)化時(shí)序驅(qū)動(dòng)編譯分割軟件，可以帶來(lái)性能上的大幅提升，甚至可達(dá)到兩三倍以上。硬件仿真系統(tǒng)的接口解決方案上，合見(jiàn)工軟既支持SA速率適配方案，也支持transaction虛擬接口方案，兩種方案結(jié)合可以提供給用戶(hù)更大的靈活度，比如可以選擇純硬件的IassICE（in circuit emulation）方案，也可以選擇虛擬的方案，虛擬方案的好處可以隨時(shí)停下來(lái)，隨時(shí)看信號(hào)而不用跑實(shí)驗(yàn)室。此外，合見(jiàn)工軟提供了非常豐富的調(diào)試手段，包含降速以后全波形的可見(jiàn)，也包含犧牲一些容量獲取一些功能的快速可見(jiàn)，另外合見(jiàn)工軟在場(chǎng)景存儲(chǔ)和復(fù)現(xiàn)（Replay）上做了很多努力，確?？蛻?hù)在合見(jiàn)工軟的硬件仿真平臺(tái)的使用體驗(yàn)基本對(duì)標(biāo)三大家的國(guó)際領(lǐng)先產(chǎn)品。特別的，合見(jiàn)工軟還有一個(gè)虛擬原型平臺(tái)，硬件仿真器和虛擬原型平臺(tái)可以多態(tài)組合，一部分放在硬件仿真器里面，一部分放在原型平臺(tái)上，并且虛擬原型平臺(tái)還支持接口的虛擬原型，比如可在硬件仿真平臺(tái)實(shí)現(xiàn)算力芯片、算力卡的多卡組網(wǎng)測(cè)試。

2024年最受關(guān)注的可能就是如何助力國(guó)產(chǎn)大算力芯片設(shè)計(jì)突破層層限制，吳曉忠表示，如果在國(guó)產(chǎn)成熟工藝上進(jìn)行設(shè)計(jì)，在有限面積上做大算力可以通過(guò)DFT診斷來(lái)提升芯片良率，基于此合見(jiàn)工軟的DFT全流程平臺(tái)；其次合見(jiàn)工軟在系統(tǒng)級(jí)層面的PCB工具是支持百萬(wàn)Pin級(jí)別，目前已經(jīng)有客戶(hù)在這方面取得了非常不錯(cuò)的效果。第三，合見(jiàn)工軟在做IP的時(shí)候充分考慮到了大芯片內(nèi)部解決存儲(chǔ)和互連問(wèn)題例如HBM和RDMA IP，另外在多芯?；ヂ?lián)Chiplet中，合見(jiàn)工軟的UCIe IP已經(jīng)有很多客戶(hù)成功落地。

AI+EDA同樣是個(gè)非常具有關(guān)注度的話(huà)題，作為國(guó)產(chǎn)EDA的代表廠(chǎng)商，吳曉忠直言合見(jiàn)工軟從去年開(kāi)始，在這方面做了很多的探討和研究，現(xiàn)在合見(jiàn)有一個(gè)在研的AI助手產(chǎn)品，在跟國(guó)內(nèi)的頭部企業(yè)做測(cè)試，整體出來(lái)的效果還是不錯(cuò)的，也會(huì)在近期內(nèi)發(fā)布。這個(gè)產(chǎn)品就是用自然語(yǔ)言的方式，生成相應(yīng)的設(shè)計(jì)和測(cè)試向量，并且在生成設(shè)計(jì)的時(shí)候，我們可以人為給一些指導(dǎo)，比如功耗優(yōu)先、面積優(yōu)先、性能優(yōu)先等等。

談及EDA的未來(lái)，吳曉忠看到很多國(guó)內(nèi)設(shè)計(jì)廠(chǎng)商迫切需要解決例如從芯片到系統(tǒng)這樣的交叉技術(shù)領(lǐng)域的突破，需要從制造端，即需要EDA廠(chǎng)商能夠?qū)⑾到y(tǒng)級(jí)工具用到芯片設(shè)計(jì)，例如3D-IC封裝。亦或是架構(gòu)端，在芯片體系架構(gòu)軟硬劃分上提供相應(yīng)的虛擬原型方案等。具體到合見(jiàn)工軟，吳曉忠表示，合見(jiàn)是專(zhuān)注做數(shù)字大芯片的EDA工具及IP產(chǎn)品，是目前國(guó)產(chǎn)替代的關(guān)鍵聚焦點(diǎn)，目前合見(jiàn)已經(jīng)在數(shù)字驗(yàn)證全流程上全面部署并發(fā)布產(chǎn)品，未來(lái)也將繼續(xù)努力，快速把產(chǎn)品線(xiàn)創(chuàng)新擴(kuò)展，對(duì)于服務(wù)國(guó)內(nèi)的做大芯片的公司來(lái)講，不管是從IP還是系統(tǒng)級(jí)設(shè)計(jì)、還是數(shù)字EDA，合見(jiàn)希望能多盡一份力，盡早解決卡脖子的問(wèn)題。