基于FPGA技術(shù)的全方位移動(dòng)機(jī)器人運(yùn)動(dòng)控制系統(tǒng)的方案設(shè)計(jì)

　　這種算法雖然比較直觀，但由于是全量輸出，所以每次輸出均與過(guò)去的所有狀態(tài)有關(guān)，計(jì)算時(shí)要對(duì)e(k)進(jìn)行累加，計(jì)算機(jī)運(yùn)算量大。

　　于是產(chǎn)生了增量式PID算法：

　　上述公式(7)為增量式PID控制算法。只輸出控制增量，誤動(dòng)作影響較小，且控制增量只與最近幾次的采樣值有關(guān)，容易通過(guò)加權(quán)處理獲得比較好的控制效果。

　　根據(jù)以上公式推導(dǎo)，結(jié)合FPGA的工作特點(diǎn)，本文設(shè)計(jì)了適合FPGA的增量式PID實(shí)現(xiàn)結(jié)構(gòu)。

　　由圖7可以看出，增量式PID控制算法程序結(jié)構(gòu)，只要最近的3個(gè)誤差采樣值就可以加權(quán)計(jì)算。這在FPGA內(nèi)部完全可以并行實(shí)現(xiàn)，移位部分結(jié)構(gòu)類似FIR濾波器的實(shí)現(xiàn)結(jié)構(gòu)，難點(diǎn)是FPGA設(shè)計(jì)時(shí)對(duì)有符號(hào)數(shù)的熟練操作和保證累加器不能溢出。

　　一種高效的硬件測(cè)試手段和系統(tǒng)測(cè)試方法，它能夠獲取并顯示可編程片上系統(tǒng)(SOPC)的實(shí)時(shí)信號(hào)，它可以隨設(shè)計(jì)文件一起下載到FPGA中，用于捕捉FPGA內(nèi)部節(jié)點(diǎn)和I/0引腳的狀態(tài)，就如同使用真的邏輯分析儀一樣，對(duì)設(shè)計(jì)進(jìn)行在線仿真，但又不影響硬件系統(tǒng)的工作。為了檢驗(yàn)測(cè)得的全向輪實(shí)際速度值是否準(zhǔn)確，對(duì)設(shè)計(jì)的測(cè)速模塊進(jìn)行了在線仿真。設(shè)定每個(gè)全向輪以固定的速度轉(zhuǎn)動(dòng)，對(duì)比測(cè)得的實(shí)際速度值和設(shè)定的速度值，如圖8所示。