FPGA+DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)

　　TS201鏈路口的收發(fā)機(jī)制非常相似，本文僅給出發(fā)送數(shù)據(jù)時(shí)序圖，如圖5所示。L1_IRQ是FPGA發(fā)給DSP的外部中斷，用來通知DSP收數(shù)據(jù)；L1_ACKI是DSP的接收準(zhǔn)備好信號；R_BUF_EN是讀發(fā)送緩存使能信號；鏈路口時(shí)鐘L1_CLKOUT是以讀緩存時(shí)鐘R_CLK下降沿的二次分頻，對應(yīng)從緩存中讀出的4bit鏈路口數(shù)據(jù)L1_DA-To。注意這里讀緩存及時(shí)鐘分頻時(shí)會有納秒級的延遲。

　　3 DSP的相應(yīng)設(shè)置

　　TS101和TS201的鏈路口都配置了控制寄存器（LCTLX）和狀態(tài)奇存器（LSTATx）兩組寄存器。LCTLx用來控制鏈路口的傳輸，LSTATx用來通知鏈路口的工作狀態(tài)。TS101鏈路口時(shí)鐘頻率可以是核時(shí)鐘的8、4、3或2分頻，通過設(shè)置LCTLx中的SPD位米完成，本文設(shè)計(jì)將SPD位置000，即為核時(shí)鐘8分頻。由于TS201的接收發(fā)送通道獨(dú)立，所以其控制寄存器分為接收控制寄存器（LRCTLx）和發(fā)送控制寄存器（LTCTLx）。TS101鏈路口發(fā)送時(shí)鐘頻率可以與核時(shí)鐘相同或?yàn)槠?、2、1.5分頻，通過設(shè)置LTCTLx中SPD位來完成。本文設(shè)計(jì)將SPD位置100，即為核時(shí)鐘4分頻，并將LRCTLx/LTCTLx中（接TDSIZE位置1，設(shè)置成4bit傳輸方式。如果BCMP#信號懸空，注意一定要將LRCTLx巾RBCMPE位置0。

　　有兩種方法啟動(dòng)DSP的鏈路口DMA傳輸：利用鏈路中斷和利用DSP的四個(gè)外部中斷（IRQ0-IRQ3）。兩種中斷方式都需要在中斷服務(wù)程序中對DMA的TCB寄存器進(jìn)行配置來啟動(dòng)鏈路口的接收DMA通道。鑒于外部中斷的優(yōu)先級高于鏈路口中斷，可以避免數(shù)據(jù)丟失，本文設(shè)計(jì)的通信方式均以外部中斷方式通知DSP接收數(shù)據(jù)。在DMA的TCB寄存器配置過程中，為了保證程序不被其他中斷打斷，可以在中斷服務(wù)程序開始時(shí)就把所有其他中斷屏蔽掉，存中斷服務(wù)程序返回之前再把屏蔽掉的中斷位還原。

　　本文對TigerSHARC系列的兩種典型DSP芯片的鏈路口進(jìn)行了分析和比較，并給出了FPGA與這兩種DSP芯片進(jìn)行鏈路口通倍的具體方法。在FPGA內(nèi)部實(shí)現(xiàn)了DSP鏈路口的設(shè)計(jì)，同時(shí)給出了DSP進(jìn)行鏈路口通信的具體設(shè)置方法。由于實(shí)時(shí)處理中數(shù)據(jù)的重發(fā)會嚴(yán)重影響處理的實(shí)時(shí)性，故本文的鏈路口通信設(shè)計(jì)沒有對所傳輸?shù)臄?shù)據(jù)進(jìn)行校驗(yàn)。本文給出的基于FPGA路口設(shè)計(jì)具有很強(qiáng)的通用性，可以應(yīng)用于基于TS101/TS201的多種應(yīng)用系統(tǒng)中，提高系統(tǒng)內(nèi)部的通信能力，也可用于板間DSP的數(shù)據(jù)傳輸，提高系統(tǒng)外部的通信能力。