在線測(cè)試技術(shù)的現(xiàn)狀和發(fā)展（二）

　　考慮一個(gè)典型的TTL芯片輸出狀態(tài)，如圖8、9所示。圖8中Q1導(dǎo)通，Q2截止時(shí)，輸出為低電平，為瞬間使輸出為高，測(cè)試儀強(qiáng)加一瞬間電流脈沖，從Q1發(fā)射極反流過(guò)集電極，使輸出端產(chǎn)生高電位，類似圖9，Q2導(dǎo)通，Q1截止時(shí)，輸出為高，為使輸出為低，測(cè)試儀在輸出處加一低電平，吸收由此產(chǎn)生從Q2流經(jīng)的電流。因數(shù)字測(cè)試速度很快，電流脈沖時(shí)間遠(yuǎn)小于10ms(通常為5-10μs)，這么短的脈沖不會(huì)造成芯片的損壞。

　　2.4 針床測(cè)試的局限

　　針床測(cè)試的局限主要體現(xiàn)在機(jī)械精度方面，我們不妨計(jì)算一下從PCB制作，夾具制造直至測(cè)試個(gè)環(huán)節(jié)帶來(lái)的誤差總和，就不難得出結(jié)論：

　　(1)夾具鉆孔精度，狀態(tài)很好的針床在鉆厚度較厚的夾具板，精度很難控制在25μm以下，況且，對(duì)于某些高精度PCB測(cè)試用夾具，層數(shù)可高達(dá)8層之多。

　　(2)PCB測(cè)試時(shí)，PCB與夾具之間和夾具與設(shè)備之間對(duì)位精度，為了讓夾具便于在針床上放置取下，若采用銷釘定位，銷釘與銷釘孔的直徑應(yīng)相差10-20μm。

　　(3)PCB孔位與外層圖形偏差。在多層PCB制造中，為避免內(nèi)層破盤，提高合格率，常常采用層壓后，根據(jù)各層圖形相對(duì)位置，鉆定位孔。層數(shù)越高，孔與外層圖形對(duì)位置相差越大，PZB的上表面和下表面位置也可能相差±0.15mm。

　　(4)測(cè)試探針的移動(dòng)。在多層夾具中，若有細(xì)小的偏差，造成探針摩擦或卡住，就會(huì)造成開路誤報(bào)。密度過(guò)高造成夾具的各層強(qiáng)度下降，發(fā)生彎曲等現(xiàn)象，又會(huì)造成探針位置偏差。

　　(5)PCB尺寸穩(wěn)定性和夾具與PCB尺寸一致性誤差，對(duì)一類PCB，由于制造條件的差異(分批制造)環(huán)境溫度、濕度會(huì)造成底片、基材的尺寸變化，導(dǎo)致同類PCB圖形尺寸細(xì)小的差別。若板面較大，密度較高時(shí)，會(huì)直接影響測(cè)試精度，同樣，夾具的尺寸也可能根據(jù)環(huán)境的變化出現(xiàn)微觀差異，這些對(duì)測(cè)試準(zhǔn)確性帶來(lái)很大影響。

　　(6)PCB翹曲造成與測(cè)試針對(duì)位置變化，嚴(yán)重時(shí)，探針無(wú)法接觸被測(cè)表面，產(chǎn)生誤報(bào)。

　　綜上所述，測(cè)試精度的局限是針床測(cè)試面臨的最大問(wèn)題，據(jù)統(tǒng)計(jì)，在保證重復(fù)測(cè)試正確性的 前提下，排除PCB上下兩面位置的偏差，對(duì)100mm×100mm的PCB可測(cè)試的最小節(jié)距為0.25mm，對(duì)200mm×200mm的PCB可測(cè)試的最小節(jié)距為0.31mm，對(duì)300mm×300mm的PCB可測(cè)試的最小節(jié)距為0.44mm;對(duì)400mm×400mm的PCB可測(cè)試的最小節(jié)距為0.49mm。

　　需要指出的是，隨著密度的變化，測(cè)試產(chǎn)品和測(cè)試成本都相應(yīng)變化，產(chǎn)量與中心距的平方函數(shù)成正比，測(cè)試成本與中心距函數(shù)成反比。

　　另外，測(cè)試點(diǎn)數(shù)也是另一個(gè)局限因素，尤其是BGA廣泛應(yīng)用的今天，要求測(cè)試點(diǎn)密集，若PCB上分布的BGA較多，其間距有限，可能造成測(cè)試針?lè)峙洳蛔愕膯?wèn)題，對(duì)專用測(cè)試來(lái)講，總的測(cè)試電樞也非常有限，對(duì)高密度封裝板、局部測(cè)試點(diǎn)密集，可以被測(cè)試的面積也受到限制，例如，對(duì)常規(guī)的可測(cè)試面積為500mm×500mm，對(duì)高密度PCB可測(cè)面積僅為200mm×200mm，這就是總測(cè)試點(diǎn)數(shù)限制造成的結(jié)果。