一種基于10Base－T標準接口放大電路的設計

1 引言

10base－t是1990年ieee通過的以太網物理層標準。在osi（開放系統(tǒng)互連）網絡協(xié)議標準中的位置如圖1[1]。

現(xiàn)在以太網已經發(fā)展到以ieee802.3ae為標準的10000base－x以太網[2]，本文提出對10base－t放大電路的設計主要是因為目前許多的終端網絡設備10base－t接口為主，以及其本身技術特點（如編碼的特性）和性能穩(wěn)定性，在某些要求傳輸速率不高，但對工作穩(wěn)定性要求高的系統(tǒng)中仍是較好的選擇，在10base－t標準中，在雙絞線上傳播的兩類相位差180度的曼徹斯特編碼的差動信號（在實際傳輸過程中，因發(fā)送器對曼徹斯特碼進行了預失真處理以消除碼間干擾，傳輸信號與理想曼徹斯特碼有所不同）[3]，在局域網絡系統(tǒng)中，數(shù)據(jù)信號是以矩形波形式傳播的，其特點是衰減快、容易受干擾以及信號通過耦合變壓器時產生的基帶漂移等現(xiàn)象[4]，所以在10base－t的設備接口中要對傳輸進來的信號進行放大和整形。本文設計的前置放大器用于處理雙絞線傳輸過來的信號，具有降低噪聲干擾、整體信號波形、放大傳輸信號并將模擬信號轉化為數(shù)字信號的功能，不需要額外的濾波器和a/d轉換器，此外，電路設計中大量采用重復模塊，以提高電路的可靠性，同時將以往相同功能電路0.5μmcoms工藝改進到0.25μmcoms工藝，減少了芯片功耗和占用面積。

2 整體結構

基于傳輸信號的類型和特點，設計了與之相對應的接口電路。電路由p端和n端輸入端口、r1和r2電阻網絡模塊、z1至z14信號整形和放大模塊、s1偏置模塊、buffer1和buffer2緩沖模塊共同組成，其中電路結構框圖如圖2所示。

從雙絞線上送過來的兩列差動信號分別從p端和n端進入r1和r2模塊經過簡單處理后，分別變化8對差動信號送入整形和放大模塊，信號經過一級整形放大產生4對差動信號送入第二級整形和放大模塊，產生2對差動信號再送入第三級整形和放大模塊經過2個緩沖模塊輸出。

3 模塊設計

3.1 電阻網絡模塊

電阻網絡模塊具體電路設計如圖3所示。

電路的前部分是電阻網絡，其中r1－r8都是阻值相等，特性相同的電阻，用來提高輸入阻抗，最后將兩個正負信號分成四路進入放大和整形模塊，r4和r8兩個電阻分別接電源和地，用來增大p端和n端之間直流電平的差值（圖4）。

從圖中可以看到通過上述電阻拉高和拉低的作用，使得兩個差分信號的差分電壓變的更大，這將有利于其后的放大和整形模塊的工作。

3.2 放大和整形模塊

放大和整形模塊具體電路設計如圖5所示。

由于從輸入端進來的信號都是高電平或低電平的差動信號，放大電路的設計主要是采用鏡像差動[5]，對放大整形模塊電路進行大信號分析，這里假設m5是理想的電流源，如果vin1端輸入低電平信號，在vin2端輸入高電平信號，則m1管被關斷，同時m3、m4也被關斷，這時從電源到地的通路都被關斷，電源和地之間沒有電流流過，m2和m5管工作深線性區(qū)，傳輸電流為零，因此vout與地端同電位。當vin1端輸入高電平，vin2端輸入低電平時，這時m2管被關斷，流過m4的電流為零，m4管工作在深線性區(qū)，因此vout與電源端同電位，由于在兩路信號高低電平轉換的狀態(tài)下，存在一個vin1的電位與vin2的電位相同的狀態(tài)，假設在兩邊電路對稱，mos管的參數(shù)都對稱的情況下，設流過m1管和流過m2管的電流相同，都等于流過m5管的電流的一半，所以vout＝vdd－|vgs3|＝vdd－|vgs4|[6]，放大器的設計在電源和地之間引入m6和m7，在vb和地之間引入m8。m6，m7，m8都采用電容的方式連接。主要用于降低因電源的噪聲引起對放大信號的干擾，加強電路的穩(wěn)定性。綜上所述，在理想的情況下，放大器的輸出擺幅在地電位和電源電位之間，而實際上，電路很難得做到完全對稱，所以即使在輸入完全差動的信號進來，vout也會有很大的波動，但因為在10base－t標準中，信號是高低電平的大信號，一定程度上可以忽略微小的不對稱。

3.3 偏置模塊

偏置模塊具體電路設計如圖6所示。

在圖2中，可以看到每個差分放大器是三端輸入單端輸出，其中s1的輸入端連著每一個放大器，主要作用是為放大的尾電流源提供偏置電壓。從圖6可以看到，采用兩個并聯(lián)的二極管連接的nmos管接地來為圖5中的m5尾電流源提供偏置電壓。用單一的復制電路提供偏置電壓可以保證每個放大器的偏置電壓相同并且在芯片實現(xiàn)時減少占用面積。

3.4 緩沖模塊

緩沖模塊具體電路設計如圖7所示。

前面經過兩極放大和整形的信號仍帶有模擬信號的特點，經過緩沖模擬后信號得到進一步濾波從而完全轉變?yōu)閿?shù)字信號。

4 版圖設計與仿真結果

由于整個電路的版圖比較大而且重復單元比較多，這里只展示電路的核心部分，即放大整形模塊版圖設計（圖8）。

整個電路以模擬電路居多，仿真時采用電路網表與電路版圖相結合，并采用synopsys公司的軟件，基于hspice模型進行驗證，激勵信號模擬在雙絞線中傳輸?shù)牟顒有盘柌⑶沂艿皆胍粜盘柛蓴_。具體激勵信號如圖9所示。

激勵信號經由p端和n端進入，輸出端口得到如10所示的信號。