深入理解LVDS失效保護(hù)電路
加入技術(shù)交流群
最近幾年，低壓差分信號(lvds)[1]的高速數(shù)據(jù)互連已廣泛應(yīng)用于消費電子產(chǎn)品、高速計算機外設(shè)、通信/網(wǎng)絡(luò)以及無線基站等各個領(lǐng)域。lvds在性能、功耗、噪聲、emi以及成本等方面具有顯著優(yōu)勢。采用正確的設(shè)置，lvds信號可以通過一對兒雙絞線電纜提供100mbps至800mbps的數(shù)據(jù)速率，傳輸距離為10m至15m，在pcb引線上的傳輸距離> 1m。100負(fù)載的功耗僅為1.2mw，與頻率無關(guān)。
本應(yīng)用筆記主要討論lvds失效保護(hù)電路，這對于lvds正確工作非常重要。將檢驗三種失效保護(hù)電路，并分析它們的特性進(jìn)而為提供應(yīng)用指導(dǎo)。
lvds的基本特性和優(yōu)點
首先簡單回顧一下lvds信號的基本特性和電路配置。圖1所示為簡單的lvds發(fā)送、接收基本電路，接收器是一個絕對轉(zhuǎn)換門限約為50mv的比較器。傳輸媒介，無論是電纜還是pcb引線，都設(shè)計成100差分阻抗。圖2 所示為媒介信號的共模和差分電平。在圖1和圖2中，vid是lvds接收器的輸入差分電壓，vod是lvds發(fā)送器的差分輸出電壓，vcm是共模電壓。
圖1. lvds的tx、rx基本電路圖
圖2. lvds信號的共模和差分電壓 電流源恒定驅(qū)動兩條緊密耦合的電纜線或pcb引線，媒介中的共模電流、電壓不隨時間改變，差分信號隨時間變化。通常，數(shù)據(jù)傳輸速率主要受負(fù)載寄生電容、電感的限制。對于圖1所示lvds電路，驅(qū)動器(發(fā)送器)的共模阻抗大部分來自負(fù)載電容。另一方面，寄生電感主要來自芯片或負(fù)載引線，而不是匹配傳輸線。此外，寄生電感值相對較小，因此對信號完整性的影響可忽略不計。由于負(fù)載共模電壓不變，負(fù)載寄生電容的影響可以忽略。因此，lvds信號與cmos或ttl信號相比能夠提供更高的數(shù)據(jù)傳輸速率。
由于兩條電纜或引線緊密耦合，因此emi僅受共模信號的影響。傳輸過程中的共模變化可以忽略，意味著lvds即使在非常高的工作頻率下也具有非常低的輻射。此外，在350mv低差分電壓擺幅在100終端電阻上僅消耗1.2mw功率，該數(shù)值保持固定，與數(shù)據(jù)速率無關(guān)。與功耗較高的單端信號(如cmos和ttl)相比，lvds信號的突出優(yōu)勢是具有極低功耗。
本文引用地址：http://www.ex-cimer.com/article/21412.htm
失效保護(hù)功能
大多數(shù)lvds接收器都需要具有內(nèi)部或外部失效保護(hù)電路，以便在特定鏈路狀態(tài)下或出現(xiàn)故障時接收器的輸出能具有一個已知狀態(tài)，通常為邏輯高電平。以下列出了需要失效保護(hù)的鏈路狀態(tài)或故障。
輸入開路：如果lvds芯片具有多個接收端口，則未使用的接收器輸入必須保持開路狀態(tài)，且輸出應(yīng)為穩(wěn)定的邏輯高電平。
輸入浮空：如果lvds驅(qū)動器處于三態(tài)、驅(qū)動器斷電或鏈路斷開，lvds必須具有穩(wěn)定的邏輯高電平輸出。
輸入短路：如果兩條平行l(wèi)vds電纜或引線短路，即出現(xiàn)連接故障，輸出應(yīng)為邏輯高電平。
設(shè)計人員還希望即使在噪聲環(huán)境下也具有強大的失效保護(hù)功能，并要求它對正常狀態(tài)下的lvds工作影響最小，可忽略不計。
失效保護(hù)電路及其性能分析
這里給出了三種基本的失效保護(hù)電路：外部偏置電路、內(nèi)部通道電路以及并聯(lián)電路。下面將逐一介紹這些失效保護(hù)電路的工作原理，并分析各自的優(yōu)缺點。
外部偏置失效保護(hù)電路
該失效保護(hù)電路由接收器輸入引腳的三個外接電阻組成(圖3)。
圖3. 外部失效保護(hù)電路
在上述電路中，線路未被驅(qū)動時，偏置電路設(shè)置兩個輸入引腳之間的正偏移電壓，以便接收器輸出處于邏輯高電平。偏移電壓vid可由下式?jīng)Q定：
電路的共模電壓由下式確定：
該失效保護(hù)電路已廣泛用于早期的lvds接收器。由于具有下列優(yōu)勢，所以成為首選方案：
可按照浮空傳輸線的噪聲電平靈活設(shè)置偏移電壓。
提供了一個共模返回通道和一個esd放電通道。
但是，這種方法還存在以下幾個缺點，限制了它在目前l(fā)vds應(yīng)用中的使用：
兩個必要的外部電阻對于單個lvds鏈路可能不是負(fù)擔(dān)，但在采用多個鏈路時，特別是多通道應(yīng)用中，就需要認(rèn)真考慮。
目前，計算機外設(shè)和網(wǎng)絡(luò)互連的lvds數(shù)據(jù)傳輸速率達(dá)到800mbps，甚至2gbps。在如此高的數(shù)據(jù)速率下傳輸，由vid偏移量造成的不平衡接收門限會導(dǎo)致占空比嚴(yán)重失真，并增大抖動。
由于vid偏移不能設(shè)置過高，因此對于差分噪聲的失效保護(hù)具有較低余量。
輸入短路時該電路不起作用。電源短路時，vid偏移電壓也被短路，lvds輸出不確定。
內(nèi)部通道失效保護(hù)電路
內(nèi)部通道失效保護(hù)電路的設(shè)計與外部偏置電路類似，只是該電路將r1和r2集成在lvds接收器內(nèi)部，使vid的偏移量成為一個內(nèi)置電壓源。這種電路已廣泛用于lvds接收器[2]，圖4給出了等效電路。
圖4. 內(nèi)部通道失效保護(hù)電路框圖 進(jìn)行內(nèi)部通道電路設(shè)計時，選取r1和r2的值，使vid的內(nèi)部偏移量在30mv與50mv之間。即使輸入短路，仍有正的vid偏移，這樣，在上述三種狀態(tài)下或需要失效保護(hù)時，都能夠?qū)⑤敵鲋脼檫壿嫺唠娖健?
這種內(nèi)部通道設(shè)計方法優(yōu)于外部偏置電路，因為它克服了后者的一些缺點。內(nèi)部通道失效保護(hù)電路的特性如下：
無需外部電阻。
輸入短路時仍具有保護(hù)功能。
雖然如此，內(nèi)部通道失效保護(hù)在某些應(yīng)用中仍具有一些缺點：
不具有設(shè)置電壓偏移的靈活性。
產(chǎn)生了一個不平衡的接收器門限，使占空比降低，抖動增加。
對“內(nèi)部通道” 噪聲具有較低余量。
并聯(lián)失效保護(hù)電路
maxim的大多數(shù)lvds產(chǎn)品采用了并聯(lián)失效保護(hù)電路[3]。該電路克服了前兩種失效保護(hù)電路缺點，如圖5所示。
圖5. 并聯(lián)失效保護(hù)電路原理圖 如圖5所示，比較器監(jiān)視電源電壓，并將其與vcc - 0.3v基準(zhǔn)電壓進(jìn)行比較。如果電源電壓高于基準(zhǔn)電壓，輸出為邏輯高電平。然后，這個邏輯高電平通過一個“或”門屏蔽接收器輸出，開啟失效保護(hù)電路。在上述需要失效保護(hù)的三種特定情況(開路、浮空和短路)下，這種架構(gòu)能將lvds輸出拉至邏輯高電平。只要共模電壓低于基準(zhǔn)電壓vcc - 0.3v，這種保護(hù)方式就能正常工作。
并聯(lián)失效保護(hù)電路與傳統(tǒng)方案相比具有一些獨特優(yōu)點：
無論對于共模還是差模信號，都具有更高的噪聲余量。
結(jié)構(gòu)對稱，不會影響輸入差分信號的占空比，也不會引起抖動。
盡管具有獨特的優(yōu)勢，但采用這種并聯(lián)設(shè)計仍然存在一些問題。對于多點或遠(yuǎn)距離點對點通信，共模負(fù)載電容相對較大。發(fā)生故障時，這種電路需要一段時間使共模電壓達(dá)到vcc
- 0.3v，這樣，失效保護(hù)功能也會增加一個延遲。
結(jié)論
本應(yīng)用筆記主要討論了外部偏置、內(nèi)部通道和并聯(lián)電路三種不同的失效保護(hù)電路設(shè)計、工作方式及其優(yōu)缺點。可以看出，對于lvds失效保護(hù)電路沒有一個十分理想的解決方案。然而，分析顯示并聯(lián)方式相對于其它兩種方案具有更多優(yōu)勢。
評論