深入理解LVDS失效保護(hù)電路
最近幾年,低壓差分信號(hào)(lvds)[1]的高速數(shù)據(jù)互連已廣泛應(yīng)用于消費(fèi)電子產(chǎn)品、高速計(jì)算機(jī)外設(shè)、通信/網(wǎng)絡(luò)以及無(wú)線基站等各個(gè)領(lǐng)域。lvds在性能、功耗、噪聲、emi以及成本等方面具有顯著優(yōu)勢(shì)。采用正確的設(shè)置,lvds信號(hào)可以通過(guò)一對(duì)兒雙絞線電纜提供100mbps至800mbps的數(shù)據(jù)速率,傳輸距離為10m至15m,在pcb引線上的傳輸距離> 1m。100負(fù)載的功耗僅為1.2mw,與頻率無(wú)關(guān)。
本應(yīng)用筆記主要討論lvds失效保護(hù)電路,這對(duì)于lvds正確工作非常重要。將檢驗(yàn)三種失效保護(hù)電路,并分析它們的特性進(jìn)而為提供應(yīng)用指導(dǎo)。
lvds的基本特性和優(yōu)點(diǎn)
首先簡(jiǎn)單回顧一下lvds信號(hào)的基本特性和電路配置。圖1所示為簡(jiǎn)單的lvds發(fā)送、接收基本電路,接收器是一個(gè)絕對(duì)轉(zhuǎn)換門(mén)限約為50mv的比較器。傳輸媒介,無(wú)論是電纜還是pcb引線,都設(shè)計(jì)成100差分阻抗。圖2 所示為媒介信號(hào)的共模和差分電平。在圖1和圖2中,vid是lvds接收器的輸入差分電壓,vod是lvds發(fā)送器的差分輸出電壓,vcm是共模電壓。
圖1. lvds的tx、rx基本電路圖
圖2. lvds信號(hào)的共模和差分電壓 電流源恒定驅(qū)動(dòng)兩條緊密耦合的電纜線或pcb引線,媒介中的共模電流、電壓不隨時(shí)間改變,差分信號(hào)隨時(shí)間變化。通常,數(shù)據(jù)傳輸速率主要受負(fù)載寄生電容、電感的限制。對(duì)于圖1所示lvds電路,驅(qū)動(dòng)器(發(fā)送器)的共模阻抗大部分來(lái)自負(fù)載電容。另一方面,寄生電感主要來(lái)自芯片或負(fù)載引線,而不是匹配傳輸線。此外,寄生電感值相對(duì)較小,因此對(duì)信號(hào)完整性的影響可忽略不計(jì)。由于負(fù)載共模電壓不變,負(fù)載寄生電容的影響可以忽略。因此,lvds信號(hào)與cmos或ttl信號(hào)相比能夠提供更高的數(shù)據(jù)傳輸速率。
由于兩條電纜或引線緊密耦合,因此emi僅受共模信號(hào)的影響。傳輸過(guò)程中的共模變化可以忽略,意味著lvds即使在非常高的工作頻率下也具有非常低的輻射。此外,在350mv低差分電壓擺幅在100終端電阻上僅消耗1.2mw功率,該數(shù)值保持固定,與數(shù)據(jù)速率無(wú)關(guān)。與功耗較高的單端信號(hào)(如cmos和ttl)相比,lvds信號(hào)的突出優(yōu)勢(shì)是具有極低功耗。
本文引用地址:http://www.ex-cimer.com/article/21412.htm
失效保護(hù)功能
大多數(shù)lvds接收器都需要具有內(nèi)部或外部失效保護(hù)電路,以便在特定鏈路狀態(tài)下或出現(xiàn)故障時(shí)接收器的輸出能具有一個(gè)已知狀態(tài),通常為邏輯高電平。以下列出了需要失效保護(hù)的鏈路狀態(tài)或故障。
輸入開(kāi)路:如果lvds芯片具有多個(gè)接收端口,則未使用的接收器輸入必須保持開(kāi)路狀態(tài),且輸出應(yīng)為穩(wěn)定的邏輯高電平。
輸入浮空:如果lvds驅(qū)動(dòng)器處于三態(tài)、驅(qū)動(dòng)器斷電或鏈路斷開(kāi),lvds必須具有穩(wěn)定的邏輯高電平輸出。
輸入短路:如果兩條平行l(wèi)vds電纜或引線短路,即出現(xiàn)連接故障,輸出應(yīng)為邏輯高電平。
設(shè)計(jì)人員還希望即使在噪聲環(huán)境下也具有強(qiáng)大的失效保護(hù)功能,并要求它對(duì)正常狀態(tài)下的lvds工作影響最小,可忽略不計(jì)。
失效保護(hù)電路及其性能分析
這里給出了三種基本的失效保護(hù)電路:外部偏置電路、內(nèi)部通道電路以及并聯(lián)電路。下面將逐一介紹這些失效保護(hù)電路的工作原理,并分析各自的優(yōu)缺點(diǎn)。
外部偏置失效保護(hù)電路
該失效保護(hù)電路由接收器輸入引腳的三個(gè)外接電阻組成(圖3)。
圖3. 外部失效保護(hù)電路
在上述電路中,線路未被驅(qū)動(dòng)時(shí),偏置電路設(shè)置兩個(gè)輸入引腳之間的正偏移電壓,以便接收器輸出處于邏輯高電平。偏移電壓vid可由下式?jīng)Q定:
電路的共模電壓由下式確定:
例如:若要在浮空的電路上獲得50mv的vid偏移量,需要選擇r1 = 4170、r2 = 2450。假定噪聲幅度小于vid偏移量,則接收器輸出處于邏輯高電平。
該失效保護(hù)電路已廣泛用于早期的lvds接收器。由于具有下列優(yōu)勢(shì),所以成為首選方案:
可按照浮空傳輸線的噪聲電平靈活設(shè)置偏移電壓。
提供了一個(gè)共模返回通道和一個(gè)esd放電通道。
但是,這種方法還存在以下幾個(gè)缺點(diǎn),限制了它在目前l(fā)vds應(yīng)用中的使用:
兩個(gè)必要的外部電阻對(duì)于單個(gè)lvds鏈路可能不是負(fù)擔(dān),但在采用多個(gè)鏈路時(shí),特別是多通道應(yīng)用中,就需要認(rèn)真考慮。
目前,計(jì)算機(jī)外設(shè)和網(wǎng)絡(luò)互連的lvds數(shù)據(jù)傳輸速率達(dá)到800mbps,甚至2gbps。在如此高的數(shù)據(jù)速率下傳輸,由vid偏移量造成的不平衡接收門(mén)限會(huì)導(dǎo)致占空比嚴(yán)重失真,并增大抖動(dòng)。
由于vid偏移不能設(shè)置過(guò)高,因此對(duì)于差分噪聲的失效保護(hù)具有較低余量。
輸入短路時(shí)該電路不起作用。電源短路時(shí),vid偏移電壓也被短路,lvds輸出不確定。
內(nèi)部通道失效保護(hù)電路
內(nèi)部通道失效保護(hù)電路的設(shè)計(jì)與外部偏置電路類似,只是該電路將r1和r2集成在lvds接收器內(nèi)部,使vid的偏移量成為一個(gè)內(nèi)置電壓源。這種電路已廣泛用于lvds接收器[2],圖4給出了等效電路。
圖4. 內(nèi)部通道失效保護(hù)電路框圖 進(jìn)行內(nèi)部通道電路設(shè)計(jì)時(shí),選取r1和r2的值,使vid的內(nèi)部偏移量在30mv與50mv之間。即使輸入短路,仍有正的vid偏移,這樣,在上述三種狀態(tài)下或需要失效保護(hù)時(shí),都能夠?qū)⑤敵鲋脼檫壿嫺唠娖健?
這種內(nèi)部通道設(shè)計(jì)方法優(yōu)于外部偏置電路,因?yàn)樗朔撕笳叩囊恍┤秉c(diǎn)。內(nèi)部通道失效保護(hù)電路的特性如下:
無(wú)需外部電阻。
輸入短路時(shí)仍具有保護(hù)功能。
雖然如此,內(nèi)部通道失效保護(hù)在某些應(yīng)用中仍具有一些缺點(diǎn):
不具有設(shè)置電壓偏移的靈活性。
產(chǎn)生了一個(gè)不平衡的接收器門(mén)限,使占空比降低,抖動(dòng)增加。
對(duì)“內(nèi)部通道” 噪聲具有較低余量。
并聯(lián)失效保護(hù)電路
maxim的大多數(shù)lvds產(chǎn)品采用了并聯(lián)失效保護(hù)電路[3]。該電路克服了前兩種失效保護(hù)電路缺點(diǎn),如圖5所示。
圖5. 并聯(lián)失效保護(hù)電路原理圖 如圖5所示,比較器監(jiān)視電源電壓,并將其與vcc - 0.3v基準(zhǔn)電壓進(jìn)行比較。如果電源電壓高于基準(zhǔn)電壓,輸出為邏輯高電平。然后,這個(gè)邏輯高電平通過(guò)一個(gè)“或”門(mén)屏蔽接收器輸出,開(kāi)啟失效保護(hù)電路。在上述需要失效保護(hù)的三種特定情況(開(kāi)路、浮空和短路)下,這種架構(gòu)能將lvds輸出拉至邏輯高電平。只要共模電壓低于基準(zhǔn)電壓vcc - 0.3v,這種保護(hù)方式就能正常工作。
并聯(lián)失效保護(hù)電路與傳統(tǒng)方案相比具有一些獨(dú)特優(yōu)點(diǎn):
無(wú)論對(duì)于共模還是差模信號(hào),都具有更高的噪聲余量。
結(jié)構(gòu)對(duì)稱,不會(huì)影響輸入差分信號(hào)的占空比,也不會(huì)引起抖動(dòng)。
盡管具有獨(dú)特的優(yōu)勢(shì),但采用這種并聯(lián)設(shè)計(jì)仍然存在一些問(wèn)題。對(duì)于多點(diǎn)或遠(yuǎn)距離點(diǎn)對(duì)點(diǎn)通信,共模負(fù)載電容相對(duì)較大。發(fā)生故障時(shí),這種電路需要一段時(shí)間使共模電壓達(dá)到vcc
- 0.3v,這樣,失效保護(hù)功能也會(huì)增加一個(gè)延遲。
結(jié)論
本應(yīng)用筆記主要討論了外部偏置、內(nèi)部通道和并聯(lián)電路三種不同的失效保護(hù)電路設(shè)計(jì)、工作方式及其優(yōu)缺點(diǎn)。可以看出,對(duì)于lvds失效保護(hù)電路沒(méi)有一個(gè)十分理想的解決方案。然而,分析顯示并聯(lián)方式相對(duì)于其它兩種方案具有更多優(yōu)勢(shì)。
評(píng)論