基于FPGA多路機(jī)載冗余圖像處理系統(tǒng)的設(shè)計(jì)方案

　　(2)數(shù)據(jù)流選擇模塊

　　根據(jù)需要選擇兩路輸入視頻信號(hào)中的一路進(jìn)行輸出。

　　(3)SDRAM乒乓操作和控制模塊

　　由于SDRAM 乒乓操作具有節(jié)省緩沖區(qū)空間、流水線式算法以及低速模塊處理高速數(shù)據(jù)流的特點(diǎn)。因此，本設(shè)計(jì)采用乒乓操作SDRAM.

　　SDRAM 作為整個(gè)圖像處理系統(tǒng)的緩存，起著至關(guān)重要的作用。它將外部輸入的圖像按幀存入SDRAM中，然后按幀將圖像數(shù)據(jù)送到外部繼續(xù)處理。FPGA的控制邏輯所需要完成的功能有：接收來(lái)自外部的圖像數(shù)據(jù)，并進(jìn)行緩沖和數(shù)據(jù)重組，產(chǎn)生符合SDRAM控制器位寬的數(shù)據(jù)信號(hào);產(chǎn)生對(duì)SDRAM 的讀、寫命令和地址，并將它們寄存在FIFO中，隨時(shí)供SDRAM控制器提取。因此，系統(tǒng)需要一個(gè)地址產(chǎn)生邏輯;對(duì)SDRAM進(jìn)行直接控制，將用戶產(chǎn)生的地址命令進(jìn)行解析，產(chǎn)生讀/寫、刷新等一系列操作，對(duì)SDRAM 發(fā)出的各種命令要符合特定的時(shí)序要求。在上電的時(shí)候還必須完成對(duì)SDRAM的初始化工作;建立用戶與SDRAM 的數(shù)據(jù)通道，在SDRAM和用戶接口之間傳遞需要寫入或者讀出的數(shù)據(jù)，并且調(diào)整對(duì)應(yīng)讀/寫操作的DQS信號(hào)時(shí)序，使其滿足SDRAM的要求;緩存從 SDRAM中讀出的數(shù)據(jù)，由于直接讀出的速度非常高，直接處理會(huì)對(duì)后端產(chǎn)生很大的壓力。因此，需要進(jìn)行緩存之后才送到后續(xù)處理。

　　(4)輸出時(shí)序生成模塊

　　這部分模塊的主要功能是對(duì)SDRAM 進(jìn)行操作，生成需要的視頻時(shí)序信號(hào)以及生成驅(qū)動(dòng)液晶屏的視頻信號(hào)。

　　2.2.2 SDRAM操作

　　為了滿足前后端數(shù)據(jù)流匹配，并實(shí)時(shí)發(fā)送，這里采用了SDRAM讀寫交替進(jìn)行的讀寫方式。

　　SDRAM 讀到寫時(shí)序圖如圖4所示。寫入和讀出操作的發(fā)起是由行激活命令開始的，命令為10011，發(fā)起的同時(shí)sdram_addr送入列地址，發(fā)起寫入讀出命令時(shí)送入行地址。寫入命令與數(shù)據(jù)同步，讀出命令在發(fā)出后潛伏期時(shí)間后送出數(shù)據(jù)到端口，sdram_data 為SDRAM 的輸入輸出數(shù)據(jù)端口。預(yù)沖方式采用了自動(dòng)預(yù)沖，即在發(fā)起讀寫命令時(shí)將地址位A10置高就可以在讀寫操作后SDRAM內(nèi)部自動(dòng)進(jìn)行預(yù)沖操作，不需要發(fā)出額外命令，自動(dòng)預(yù)沖占用4個(gè)時(shí)鐘周期。

　　3 仿真分析以及測(cè)試結(jié)果

　　讀寫操作交替進(jìn)行仿真圖如圖5所示。圖5中包含了兩個(gè)寫入操作，一個(gè)讀取操作。