<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA的快速9/7整形離散小波變換系統(tǒng)

          基于FPGA的快速9/7整形離散小波變換系統(tǒng)

          作者: 時間:2010-08-12 來源:網(wǎng)絡(luò) 收藏

            2.2 列變換過程

            由于列變換是針對行變換后的數(shù)據(jù)進(jìn)行的,即對上面6片RAM中存儲的行變換后的數(shù)據(jù)進(jìn)行列變換,為了提高運行速度,本文采用基于行的列變換方法,即當(dāng)進(jìn)行到第5行時,列變換也同時進(jìn)行,第5行行變換結(jié)束時,也完成了針對第5行數(shù)據(jù)的列變換,當(dāng)?shù)?行進(jìn)行時,不進(jìn)行列變換操作,直到第7行小波行變化數(shù)據(jù)輸入時,再同時進(jìn)行列變換計算操作,依次完成小波列變換。對于列后的低頻數(shù)據(jù)dLLl,要輸入RAM緩存以進(jìn)行下一級變換,對于其他的高頻數(shù)據(jù)(dLHl,dHLl,dHHl)可以直接輸出到片外存儲器中。

            下面是設(shè)計的一級二維小波變換的集成模塊,如圖5所示。

          基于FPGA的快速9/7整形離散小波變換系統(tǒng)

            3 仿真與綜合

            為了驗證本文設(shè)計系統(tǒng)的性能,使用Modlesim6.3仿真軟件對系統(tǒng)進(jìn)行了仿真測試,下面是采用大小為1 024×1 024,圖像數(shù)據(jù)為8位的測試圖像進(jìn)行測試仿真的部分波形圖。

          基于FPGA的快速9/7整形離散小波變換系統(tǒng)



          關(guān)鍵詞: 小波變換 FPGA CCSDS圖像壓縮

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();