用VHDL實現(xiàn)的有線電視機頂盒信源發(fā)生方案

　　VHDL是隨著可編輯邏輯器件（PLD）的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC（超高速集成電路）計劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標準。作為一種硬件設(shè)計時采用的標準語言，VHDL具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設(shè)計，這樣設(shè)計師將在TOP－DOWN設(shè)計的全過程中均可方便地使用同一種語言。而且，VHDL設(shè)計是一種“概念驅(qū)動式”的高層設(shè)計技術(shù)，設(shè)計人員毋需通過門級原理圖描述電路，而是針對目標進行功能描述，由于擺脫了電路細節(jié)的束縛，設(shè)計人員可以專心于設(shè)計方案和構(gòu)思上，因此設(shè)計工作省時省力，加快了設(shè)計周期，并且工藝轉(zhuǎn)換變得輕松。VHDL設(shè)計技術(shù)對可編程專用集成電路（ASIC）的發(fā)展起著極為重要的作用。

　　自從微軟提出“維納斯”計劃后，機頂盒便成為信息產(chǎn)業(yè)追逐的主要目標，也是信息家電中的主流產(chǎn)品。各國都在加緊對機頂盒的開發(fā)，我國也提出了相應(yīng)的“女媧”計劃，全國許多科研單位與生產(chǎn)廠家都在進行這方面的研究。由于我國有線電視資源豐富，市場前景很大，因而對有線電視機頂盒的研究也就格外引人注目。然而，由于我國還未完全開展數(shù)字電視業(yè)務(wù)，因而在機頂盒的調(diào)試過程中，要找到合適的信號源是很不容易的，不得不采用通過計算機輸出標準視頻碼流的方式來實現(xiàn)?？纱蠖鄶?shù)計算機EISA總線并行輸出的數(shù)據(jù)速率都難以滿足實際工作的需要。雖然EISA總線可以一次輸出16位并行數(shù)據(jù)，但這對于一次只能處理8位并行數(shù)據(jù)的器件來說，仍需要一個轉(zhuǎn)換過程。本文介紹了一種數(shù)據(jù)格式轉(zhuǎn)換的設(shè)計方案。該方案采用VHDL對一塊CPLD芯片進行編程，使其實現(xiàn)從16位并行數(shù)據(jù)到8位并行數(shù)據(jù)的轉(zhuǎn)換，并將EISA口的數(shù)據(jù)輸出速率提高一倍，達到信源要求。

　　1 VHDL的特點

　　VHDL是一種面向設(shè)計的、多層次、多領(lǐng)域且得一致認同的、標準的硬件描述語言。它主要有如下特點：

• 能形式化地抽象表示電路的結(jié)構(gòu)和行為，降低了硬件電路設(shè)計的難度。
• 采用自上到下（Top－Down）的設(shè)計方法，支持邏輯設(shè)計中層次與領(lǐng)域的描述；它支持三個層次的描述：行為描述、RTL方式描述、門級描述（邏輯綜合）。
• 可進行系統(tǒng)的早期仿真以保證設(shè)計的正確性。
• 主要設(shè)計文件是VHDL語言編寫的源程序，便于文檔管理。
• 硬件描述與實現(xiàn)工藝無關(guān)。

　　由于VHDL語言已作為一種ＩＥＥＥ的工業(yè)標準，因而其語言標準、規(guī)范、語法比較嚴格，易于共享和復(fù)用。而且，VHDL設(shè)計技術(shù)齊全、方法靈活、支持廣泛。目前大多數(shù)ＥＤＡ工具幾乎在不同程度上都支持VHDL語言。

　　2 CPLD外部引腳說明

　　該方案中所用的芯片是Xilinx公司的CPLD 9500系列芯片，其類型為XC95108－7 PC84。這種芯片共有84個外部引腳，其中5個引腳接地，6個引腳接電源，4個引腳用于JTAG，剩下的引腳為I／O引腳。根據(jù)EISA總線的信號特征和信源的要求，該芯片所使用的外部引腳為如圖1所示。

　　圖1中輸入信號：

　?。模粒裕粒撸桑?15～0 輸入的數(shù)據(jù)信號

　?。粒模模遥牛樱?15～0 輸入的地址信號

　　ＲＥＳＥＴ 復(fù)位信號

　?。粒牛?地址允許信號

　　ＣＬＫ 輸入時鐘信號

　?。桑希?Ｉ／Ｏ寫信號

　　輸出信號：

　?。桑希撸茫?16位Ｉ／Ｏ片選信號

　?。模粒裕粒撸希眨?7～0 輸出的數(shù)據(jù)信號

　　ＤＥＮ 輸出數(shù)據(jù)使能信號

　?。模茫蹋?輸出數(shù)據(jù)時鐘信號