利用現(xiàn)成FPGA開發(fā)板進行ASIC原型開發(fā)

全定制與現(xiàn)成的原型開發(fā)板

大約在本文寫作前的三至五年，所有多個FPGA的原型開發(fā)板是“建立你自己的”全定制品種。相反，今天有著眾多現(xiàn)成的多個FPGA的原型開發(fā)板供應商群體。

提供一些參考，傳統(tǒng)的硬件模擬目前的市場是每年一億美元。比較起來，在過去幾年中，沒有任何人真正注意到，現(xiàn)成的多個FPGA的原型開發(fā)板工業(yè)已經(jīng)增長到硬件模擬市場規(guī)模的四分之三。

工程師認為任何通用的都是次最優(yōu)的。事實上，工程師經(jīng)常希望建立他們自己的定制原型開發(fā)板，因為他們認為其性能將更好，他們相信與真實的世界接口將更容易，這些接口將更接近于他們想要的，他們認為這將減少項目成本，并且這將減少產(chǎn)品推向市場的時間。讓我們依次列出這些觀點：

*更好的性能：在包含了兩個或三個以上FPGA的原型開發(fā)板情況下，定制實現(xiàn)方式將超過它的現(xiàn)成對應物的性能是非常不可能的。這是因為設(shè)計這樣一塊電路板要求非常高水平的知識和經(jīng)驗，這只能通過在幾年內(nèi)設(shè)計數(shù)代這樣的電路板得到提高。

*消除創(chuàng)新：如果一項ASIC設(shè)計適合單個的FPGA，然后設(shè)計和實現(xiàn)一塊定制的電路板是相對簡單的。比較起來，在一項要求兩個FPGA的ASIC設(shè)計的情況下，該問題變得非常令人感興趣；并且，當使用三個或更多的FPGA時，事情變得按指數(shù)規(guī)律增加復雜性。

*消除接口：如果一項ASIC設(shè)計適合單個的FPGA，然后有一些令人信服的原因來設(shè)計定制電路板。其中一個原因是，在同一塊卡上按照任何接口邏輯實現(xiàn)該FPGA通常是有意義的。然而，在多個FPGA的原型開發(fā)板的解決方案中，通過使用很知名的現(xiàn)成電路板以及集中努力在特制的接口卡設(shè)計上，接口問題幾乎總是很簡單的。

*減少成本：設(shè)計和實現(xiàn)高端多個FPGA原型開發(fā)板要求大量的專業(yè)設(shè)計工程師和版圖工程師，這將比簡單的購買現(xiàn)成的電路板增加非常大的成本。

*減少產(chǎn)品推向市場的時間：即使對一家專業(yè)設(shè)計和實現(xiàn)多個FPGA原型開發(fā)板的公司而言，高端電路板的制作能夠很容易的花費掉9個月(并且這假設(shè)多個工程師和版圖設(shè)計師分多班倒班工作)的時間。不必驚訝，一個非專業(yè)的團隊將幾乎肯定花費更長的時間，這能夠很容易的造成項目落后于它的進度表，并且失去它的市場空間。作為一個多個FPGA原型開發(fā)板設(shè)計問題復雜性的例子，考慮來自Dini集團的DN8000K10電路板。Dini集團是Synplicity原型開發(fā)計劃的合作伙伴成員。

DN8000K10是一個USB 2.0主機邏輯原型系統(tǒng)，其能夠用二到十六個高容量的FPGA來組裝。在其最高的配置中，該電路板能夠被用于代表保守值相當于24,000,000 ASIC門的原型設(shè)計。

DN8000K10的設(shè)計和實現(xiàn)共花費九個月的時間。最為該項目的一部分，六位版圖工程師分兩班輪班工作了幾個月。最終的產(chǎn)品是28層的電路板，其芯片間通訊是在350 MHz下采用低壓差分信號(LVDS)實現(xiàn)的。(在設(shè)計管腳受限的情況下，每個LVDS管腳對支持集成的SERDES，這能夠提供高達10:1的復用。)在這一復雜度上，噪聲的處理問題和信號完成性問題要求很高的知識和經(jīng)驗水平。這一水平的電路板完全超過了今天現(xiàn)成的自動布線工具能夠找到解決方案的能力的一至兩個數(shù)量級；所以，每個管腳是“手工挑選”，并且每條路徑是“手工連接”——沒有使用自動布線(除了該電路板周圍的外圍設(shè)備之外)。