松下32nm HKMG工藝分析出爐
加入技術(shù)交流群
日本松下公司曾表示其首款基于HKMG工藝的32nm芯片產(chǎn)品將于2010年的10月份上市。而經(jīng)過長時間的等待之后，最近知名芯片技術(shù)分析公司 Chipworks的分析師Dick James終于發(fā)表了對松下這款32nm HKMG芯片產(chǎn)品的研究報告，報告稱該公司經(jīng)過分析已經(jīng)核實松下的這款32nm HKMG芯片產(chǎn)品采用的是gate first工藝制作。至于為什么號稱去年10月份已經(jīng)上市，而到現(xiàn)在外界才拿到這款芯片進(jìn)行分析，Dick James則解釋稱：“這款芯片產(chǎn)品確實如松下所承諾的那樣是在去年10月份即第44周上市的，不過由于產(chǎn)品流通環(huán)節(jié)繁瑣，因此我們到最近才得到了有關(guān)的實際產(chǎn)品?！?/P>
松下當(dāng)年還曾經(jīng)推出過基于HKMG工藝的45nm制程產(chǎn)品，當(dāng)時其這款產(chǎn)品上市的時間和Intel的HKMG 45nm產(chǎn)品非常接近。不過在32nm節(jié)點，Dick James則表示，松下推出同類產(chǎn)品的步調(diào)則“要比Intel慢了一年左右，不過據(jù)我們所知，松下應(yīng)該是首家開始批量生產(chǎn)32nm HKMG芯片產(chǎn)品的廠家?！?/P>
對松下32nm HKMG芯片產(chǎn)品的分析顯示，這款產(chǎn)品“采用九層金屬互連層設(shè)計(8層為銅互連，1層為鋁互連)，互連層電介質(zhì)則采用了low-k和extra-low-k兩種電介質(zhì)混合的結(jié)構(gòu)。芯片核心尺寸約45平方毫米，采用常規(guī)的FC-BGA封裝形式。最小的金屬觸點節(jié)距尺寸據(jù)松下公布的數(shù)據(jù)為120nm，不過我們在之前的分析中得出的實際節(jié)距尺寸則是125nm左右?！?BR>
松下還宣稱其32nm HKMG產(chǎn)品的性能提升了40%，同時功耗則減少了40%，芯片面積則縮小了30%。
分析文章進(jìn)一步指出：“可見松下32nm HKMG芯片的柵極采用多晶硅柵+底部TiN金屬功函數(shù)層的結(jié)構(gòu)，在TiN層的底部可以觀察到high-k絕緣薄層結(jié)構(gòu)。另外，值得注意的是這款產(chǎn)品的柵極采用了雙側(cè)墻工藝(dual-spacer)，雙側(cè)墻工藝有時又被稱為差動式偏移隔離側(cè)墻(differential offset spacer)技術(shù)。另外在晶體管的漏源極頂部可觀察到一層薄薄的氮化物，這顯示松下這款產(chǎn)品的high-k絕緣層底部和硅溝道頂部之間可能采用了氮氧化物(推測應(yīng)該是SiON)中間層?！?/P>
dual-spacer并不算是一項較新的技術(shù)，因此在近年的報道中較少被提及，這種技術(shù)的實質(zhì)是通過調(diào)節(jié)側(cè)墻厚度來調(diào)整柵極的長度，從而控制漏源極擴(kuò)散區(qū)和柵極的重合程度，以達(dá)到控制溝道有效長度，及減小漏源極與柵極的寄生電容的作用。
“柵極和漏源極的金屬化工藝(salicide)則采用常見的鎳金屬化摻雜鉑的工藝。不過松下32nm HKMG產(chǎn)品上產(chǎn)生應(yīng)變力的機(jī)制則比較不明顯，他們采用的既不是基于柵極氮化層的技術(shù)，也不是嵌入式SiGe技術(shù)，另外也沒有使用雙應(yīng)變力膜(dual-stress liner:即用兩層分別可對溝道施加拉伸應(yīng)力和壓縮應(yīng)力的氮化膜控制溝道應(yīng)變力)技術(shù)?！?BR>
回顧松下當(dāng)年的45nm HKMG工藝“似乎沒有使用任何溝道應(yīng)變增強技術(shù)，PMOS溝道遷移率增強方面則只采用了100>晶向設(shè)計(普通芯片為110>晶向，但100>晶向的PMOS溝道空穴遷移率相對較高，當(dāng)然晶向工程的效能與應(yīng)變工程是無法相比的)?？梢娝上屡cIntel的45nm HKMG工藝其訴求的重點不同，Intel側(cè)重于晶體管性能的提升，而松下則側(cè)重于集成度的提高和成本的下降.而到32nm節(jié)點，松下的側(cè)重點又增加了high-k絕緣層的使用和由此帶來的低功耗/低漏電?！?/P>
評論