高速PCB設(shè)計中的時序分析及仿真策略

摘要：詳細討論了在高速ＰＣＢ設(shè)計中最常見的公共時鐘同步（ＣＯＭＭＯＮ ＣＬＯＣＫ）和源同步（ＳＯＵＲＣＥ ＳＹＮＣＨＲＯＮＯＵＳ）電路的時序分析方法，并結(jié)合寬帶網(wǎng)交換機設(shè)計實例在ＣＡＤＥＮＣＥ仿真軟件平臺上進行了信號完整性仿真及時序仿真，得出用于指導(dǎo)ＰＣＢ布局、布線約束規(guī)則的過程及思路。實踐證實在高速設(shè)計中進行正確的時序分析及仿真對保證高速ＰＣＢ設(shè)計的質(zhì)量和速度十分必要。 關(guān)鍵詞：公共時鐘同步 源同步 信號完整性 時序 仿真 在網(wǎng)絡(luò)通訊領(lǐng)域，ＡＴＭ交換機、核心路由器、千兆以太網(wǎng)以及各種網(wǎng)關(guān)設(shè)備中，系統(tǒng)數(shù)據(jù)速率、時鐘速率不斷提高，相應(yīng)處理器的工作頻率也越來越高；數(shù)據(jù)、語音、圖像的傳輸速度已經(jīng)遠遠高于５００Ｍｂｐｓ，數(shù)百兆乃至數(shù)吉的背板也越來越普遍。數(shù)字系統(tǒng)速度的提高意味著信號的升降時間盡可能短，由數(shù)字信號頻率和邊沿速率提高而產(chǎn)生的一系列高速設(shè)計問題也變得越來越突出。當(dāng)信號的互連延遲大于邊沿信號翻轉(zhuǎn)時間的２０％時，板上的信號導(dǎo)線就會呈現(xiàn)出傳輸線效應(yīng)，這樣的設(shè)計就成為高速設(shè)計。高速問題的出現(xiàn)給硬件設(shè)計帶來了更大的挑戰(zhàn)，有許多從邏輯角度看來正確的設(shè)計，如果在實際ＰＣＢ設(shè)計中處理不當(dāng)就會導(dǎo)致整個設(shè)計失敗，這種情形在日益追求高速的網(wǎng)絡(luò)通信領(lǐng)域更加明顯。專家預(yù)測，在未來的硬件電路設(shè)計開銷方面，邏輯功能設(shè)計的開銷將大為縮減，而與高速設(shè)計相關(guān)的開銷將占總開銷的８０％甚至更多。高速問題已成為系統(tǒng)設(shè)計能否成功的重要因素之一。 因高速問題產(chǎn)生的信號過沖、下沖、反射、振鈴、串?dāng)_等將嚴重影響系統(tǒng)的正常時序，系統(tǒng)時序余量的減少迫使人們關(guān)注影響數(shù)字波形時序和質(zhì)量的各種現(xiàn)象。由于速度的提高使時序變得苛刻時，無論事先對系統(tǒng)原理理解得多么透徹，任何忽略和簡化都可能給系統(tǒng)帶來嚴重的后果。在高速設(shè)計中，時序問題的影響更為關(guān)鍵，本文將專門討論高速設(shè)計中的時序分析及其仿真策略。 １ 公共時鐘同步的時序分析及仿真 在高速數(shù)字電路中，數(shù)據(jù)的傳輸一般都通過時鐘對數(shù)據(jù)信號進行有序的收發(fā)控制。芯片只能按規(guī)定的時序發(fā)送和接收數(shù)據(jù)，過長的信號延遲或信號延時匹配不當(dāng)都可能導(dǎo)致信號時序的違背和功能混亂。在低速系統(tǒng)中，互連延遲和振鈴等現(xiàn)象都可忽略不計，因為在這種低速系統(tǒng)中信號有足夠的時間達到穩(wěn)定狀態(tài)。但在高速系統(tǒng)中，邊沿速率加快、系統(tǒng)時鐘速率上升，信號在器件之間的傳輸時間以及同步準備時間都縮短，傳輸線上的等效電容、電感也會對信號的數(shù)字轉(zhuǎn)換產(chǎn)生延遲和畸變，再加上信號延時不匹配等因素，都會影響芯片的建立和保持時間，導(dǎo)致芯片無法正確收發(fā)數(shù)據(jù)、系統(tǒng)無法正常工作。 所謂公共時鐘同步，是指在數(shù)據(jù)的傳輸過程中，總線上的驅(qū)動端和接收端共享同一個時鐘源，在同一個時鐘緩沖器（ＣＬＯＣＫ ＢＵＦＦＥＲ）發(fā)出同相時鐘的作用下，完成數(shù)據(jù)的發(fā)送和接收。圖１所示為一個典型的公共時鐘同步數(shù)據(jù)收發(fā)工作示意圖。圖１中，晶振ＣＲＹＳＴＡＬ產(chǎn)生輸出信號ＣＬＫ＿ＩＮ到達時鐘分配器ＣＬＯＣＫ ＢＵＦＦＥＲ，經(jīng)ＣＬＯＣＫ ＢＵＦＦＥＲ分配緩沖后發(fā)出兩路同相時鐘，一路是ＣＬＫＢ，用于ＤＲＩＶＥＲ的數(shù)據(jù)輸出；另一路是ＣＬＫＡ，用于采樣鎖存由ＤＲＩＶＥＲ發(fā)往ＲＥＣＥＩＶＥＲ的數(shù)據(jù)。時鐘ＣＬＫＢ經(jīng)Ｔｆｌｔ＿ＣＬＫＢ一段飛行時間（ＦＬＩＧＨＴ ＴＩＭＥ）后到達ＤＲＩＶＥＲ，ＤＲＩＶＥＲ內(nèi)部數(shù)據(jù)由ＣＬＫＢ鎖存經(jīng)過ＴＣＯ＿ＤＡＴＡ?xí)r間后出現(xiàn)在ＤＲＩＶＥＲ的輸出端口上，輸出的數(shù)據(jù)然后再經(jīng)過一段飛行時間Ｔｆｌｔ＿ＤＡＴＡ到達ＲＥＣＥＩＶＥＲ的輸入端口；在ＲＥＣＥＩＶＥＲ的輸入端口上，利用ＣＬＯＣＫ ＢＵＦＦＥＲ產(chǎn)生的另一個時鐘ＣＬＫＡ（經(jīng)過的延時就是ＣＬＫＡ?xí)r鐘飛行時間，即Ｔｆｌｔ＿ＣＬＫＡ）采樣鎖存這批來自ＤＲＩＶＥＲ的數(shù)據(jù)，從而完成ＣＯＭＭＯＮ ＣＬＯＣＫ一個時鐘周期的數(shù)據(jù)傳送過程。 以上過程表明，到達ＲＥＣＥＩＶＥＲ的數(shù)據(jù)是利用時鐘下一個周期的上升沿采樣的，據(jù)此可得到數(shù)據(jù)傳送所應(yīng)滿足的兩個必要條件：①ＲＥＣＥＩＶＥＲ輸入端的數(shù)據(jù)一般都有所要求的建立時間Ｔｓｅｔｕｐ，它表示數(shù)據(jù)有效必須先于時鐘有效的最小時間值，數(shù)據(jù)信號到達輸入端的時間應(yīng)該足夠早于時鐘信號，由此可得出建立時間所滿足的不等式；②為了成功地將數(shù)據(jù)鎖存到器件內(nèi)部，數(shù)據(jù)信號必須在接收芯片的輸入端保持足夠長時間有效以確保信號正確無誤地被時鐘采樣鎖存，這段時間稱為保持時間，ＣＬＫＡ的延時必須小于數(shù)據(jù)的無效時間（ＩＮＶＡＬＩＤ），由此可得出保持時間所滿足的不等式。 １．１ 數(shù)據(jù)建立時間的時序分析 由第一個條件可知，數(shù)據(jù)信號必須先于時鐘ＣＬＫＡ到達接收端，才能正確地鎖存數(shù)據(jù)。在公共時鐘總線中，第一個時鐘周期的作用是將數(shù)據(jù)鎖存到ＤＲＩＶＥＲ的輸出端，第二個時鐘周期則將數(shù)據(jù)鎖存到ＲＥＣＥＩＶＥＲ的內(nèi)部，這意味著數(shù)據(jù)信號到達ＲＥＣＥＩＶＥＲ輸入端的時間應(yīng)該足夠早于時鐘信號ＣＬＫＡ。為了滿足這一條件，必須確定時鐘和數(shù)據(jù)信號到達ＲＥＣＥＩＶＥＲ的延時并保證滿足接收端建立時間的要求，任何比需要的建立時間多出來的時間量即為建立時間時序余量Ｔｍａｒｇｉｎ。在圖１的時序圖中，所有箭頭線路表示數(shù)據(jù)信號和時鐘信號在芯片內(nèi)部或傳輸線上產(chǎn)生的延時，在下面的箭頭線路表示從第一個時鐘邊沿有效至數(shù)據(jù)到達ＲＥＣＥＩＶＥＲ輸入端的總延時，在上面的箭頭線路表示接收時鐘ＣＬＫＡ的總延時。從第一個時鐘邊沿有效至數(shù)據(jù)到達ＲＥＣＥＩＶＥＲ輸入端的總延時為： ＴＤＡＴＡ＿ＤＥＬＡＹ＝ＴＣＯ＿ＣＬＫＢ＋Ｔｆｌｔ＿ＣＬＫＢ＋ＴＣＯ＿ＤＡＴＡ＋Ｔｆｌｔ＿ＤＡＴＡ 接收時鐘ＣＬＫＡ下一個周期的總延時為： ＴＣＬＫＡ＿ＤＥＬＡＹ＝ＴＣＹＣＬＥ＋ＴＣＯ＿ＣＬＫＡ＋Ｔｆｌｔ＿ＣＬＫＡ 要滿足數(shù)據(jù)的建立時間則必須有： ＴＣＬＫＡ＿ＤＥＬＡＹ＿ＭＩＮ－ＴＤＡＴＡ＿ＤＥＬＡＹ＿ＭＡＸ－Ｔｓｅｔｕｐ－Ｔｍａｒｇｉｎ＞０ 展開并考慮時鐘的抖動Ｔｊｉｔｔｅｒ等因素整理后得到： ＴＣＹＣＬＥ＋(ＴＣＯ＿ＣＬＫＡ＿ＭＩＮ－ＴＣＯ＿ＣＬＫＢ＿ＭＡＸ)＋(Ｔｆｌｔ＿ＣＬＫＡ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ)－ＴＣＯ＿ＤＡＴＡ＿ＭＡＸ－Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ－Ｔｊｉｔｔｅｒ－Ｔｓｅｔｕｐ－Ｔｍａｒｇｉｎ＞０ （１） 式（１）中ＴＣＹＣＬＥ為時鐘的一個時鐘周期；第一個括號內(nèi)是時鐘芯片ＣＬＯＣＫ ＢＵＦＦＥＲ輸出時鐘ＣＬＫＡ、ＣＬＫＢ之間的最大相位差，即手冊上稱的ｏｕｔｐｕｔ－ｏｕｔｐｕｔ ｓｋｅｗ；第二個括號內(nèi)則是ＣＬＯＣＫ ＢＵＦＦＥＲ芯片輸出的兩個時鐘ＣＬＫＡ、ＣＬＫＢ分別到達ＲＥＣＥＩＶＥＲ和ＤＲＩＶＥＲ的最大延時差。式（１）中ＴＣＯ＿ＤＡＴＡ是指在一定的測試負載和測試條件下，從時鐘觸發(fā)開始到數(shù)據(jù)出現(xiàn)在輸出端口并到達測試電壓Ｖｍｅａｓ（或ＶＲＥＦ）閾值的時間間隔，ＴＣＯ＿ＤＡＴＡ的大小與芯片內(nèi)部邏輯延時、緩沖器ＯＵＴＰＵＴ ＢＵＦＦＥＲ特性、輸出負載情況都有直接關(guān)系，ＴＣＯ可在芯片數(shù)據(jù)手冊中查得。 由公式（１）可知，可調(diào)部分實際只有兩項：Ｔｆｌｔ＿ＣＬＫＢ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ和Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ。單從滿足建立時間而言，Ｔｆｌｔ＿ＣＬＫＡ＿ＭＩＮ應(yīng)盡可能大，而Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ和Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ則要盡可能小。實質(zhì)上，就是要求接收時鐘來得晚一點，數(shù)據(jù)來得早一點。 １．２ 數(shù)據(jù)保持時間的時序分析 為了成功地將數(shù)據(jù)鎖存到器件內(nèi)部，數(shù)據(jù)信號必須在接收芯片的輸入端保持足夠長時間有效以確保信號正確無誤地被時鐘采樣鎖存，這段時間稱為保持時間。在公共時鐘總線中，接收端緩沖器利用第二個時鐘邊沿鎖存數(shù)據(jù)，同時在驅(qū)動端把下一個數(shù)據(jù)鎖存到數(shù)據(jù)發(fā)送端。因此為了滿足接收端保持時間，必須保證有效數(shù)據(jù)在下一個數(shù)據(jù)信號到達之前鎖存到接收端觸發(fā)器中，這就要求接收時鐘ＣＬＫＡ的延時要小于接收數(shù)據(jù)信號的延時。由圖１中的時序關(guān)系圖中，可以得到時鐘ＣＬＫＡ的延時： ＴＣＬＫＡ＿ＤＥＬＡＹ＝ＴＣＯ＿ＣＬＫＡ＋Ｔｆｌｔ＿ＣＬＫＡ 而數(shù)據(jù)延時： ＴＤＡＴＡ＿ＤＥＬＡＹ＝ＴＣＯ＿ＣＬＫＢ＋Ｔｆｌｔ＿ＣＬＫＢ＋ＴＣＯ＿ＤＡＴＡ＋Ｔｆｌｔ＿ＤＡＴＡ＿ＳＷＩＴＣＨ＿ＤＥＬＡＹ 若要滿足數(shù)據(jù)的保持時間，則必須有： ＴＤＡＴＡ＿ＤＥＬＡＹ＿ＭＩＮ－ＴＣＬＫＡ＿ＤＥＬＡＹ＿ＭＡＸ－Ｔｈｏｌｄ－Ｔｍａｒｇｉｎ＞０ 展開、整理并考慮時鐘抖動Ｔｊｉｔｔｅｒ等因素，可得如下關(guān)系： (ＴＣＯ＿ＣＬＫＢ＿ＭＩＮ－ＴＣＯ＿ＣＬＫＡ＿ＭＡＸ)＋(Ｔｆｌｔ＿ＣＬＫＢ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＡ＿ＭＡＸ)＋ＴＣＯ＿ＤＡＴＡ＿ＭＩＮ＋Ｔｆｌｔ＿ＤＡＴＡ＿ＳＷＩＴＣＨ＿ＤＥＬＡＹ＿ＭＩＮ－Ｔｈｏｌｄ－Ｔｍａｒｇｉｎ－Ｔｊｉｔｔｅｒ＞０２ 式（２）中，第一個括號內(nèi)仍然是時鐘芯片ＣＬＯＣＫ ＢＵＦＦＥＲ輸出時鐘之間的最大相位差；第二個括號內(nèi)繼續(xù)可以理解為時鐘芯片輸出的兩個時鐘ＣＬＫＡ、ＣＬＫＢ分別到達ＲＥＣＥＩＶＥＲ和ＤＲＩＶＥＲ的最大延時差；要滿足數(shù)據(jù)的保持時間，實際可調(diào)整的部分也只有兩項，即Ｔｆｌｔ＿ＣＬＫＢ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＡ＿ＭＡＸ和Ｔｆｌｔ＿ＤＡＴＡ＿ＳＷＩＴＣＨ＿ＤＥＬＡＹ＿ＭＩＮ。單從滿足保持時間的角度而言，Ｔｆｌｔ＿ＣＬＫＢ＿ＭＩＮ和Ｔｆｌｔ＿ＤＡＴＡ＿ＳＷＩＴＣＨ＿ＤＥＬＡＹ＿ＭＩＮ應(yīng)盡可能大，而Ｔｆｌｔ＿ＣＬＫＡ＿ＭＡＸ則要盡可能小。也就是說，若欲滿足保持時間，就要使接收時鐘早點來，而數(shù)據(jù)則要晚點無效（ｉｎｖａｌｉｄ）。 為了正確無誤地接收數(shù)據(jù)，必須綜合考慮數(shù)據(jù)的建立時間和保持時間，即同時滿足（１）式和（２）式。分析這兩個不等式可以看出，調(diào)整的途徑只有三個：發(fā)送時鐘延時、接收時鐘延時和數(shù)據(jù)的延時。調(diào)整方案可這樣進行：首先假定發(fā)送時鐘延時嚴格等于接收時鐘延時，即Ｔｆｌｔ＿ＣＬＫＡ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ＝０和Ｔｆｌｔ＿ＣＬＫＢ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＡ＿ＭＡＸ＝０（后文將對這兩個等式的假設(shè)產(chǎn)生的時序偏差進行考慮），然后通過仿真可以得出數(shù)據(jù)的延時范圍，如果數(shù)據(jù)延時無解則返回上述兩個等式，調(diào)整發(fā)送時鐘延時或接收時鐘延時。下面是寬帶網(wǎng)交換機中ＧＬＩＮＫ總線公共時鐘同步數(shù)據(jù)收發(fā)的例子：首先假定發(fā)送時鐘延時嚴格等于接收時鐘延時，然后確定數(shù)據(jù)的延時范圍，代入各參數(shù)，（１）和（２）式分別變?yōu)椋?１．５－Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ－Ｔｍａｒｇｉｎ＞０ ０．５＋Ｔｆｌｔ＿ＤＡＴＡ＿ＳＷＩＴＣＨ＿ＤＥＬＡＹ＿ＭＩＮ－Ｔｍａｒｇｉｎ＞０ 在不等式提示下，結(jié)合ＰＣＢ布局實際，確定Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ＜１．１；Ｔｆｌｔ＿ＤＡＴＡ＿ＳＷＩＴＣＨ＿ＤＥＬＡＹ＿ＭＩＮ ＞－０．１，剩下０．４ｎｓ的余量分配給了兩個時鐘的時差和Ｔｍａｒｇｉｎ。在ＳＰＥＣＣＴＲＡＱＵＥＳＴ中提取拓撲并進行信號完整性仿真，進而確定各段線長及拓撲結(jié)構(gòu)。對此結(jié)構(gòu)（共１２種組合）進行全掃描仿真，得到Ｔｆｌｔ＿ＤＡＴＡ＿ＳＥＴＴＬＥ＿ＤＥＬＡＹ＿ＭＡＸ＝１．０８２５ Ｔｆｌｔ＿ＤＡＴＡ＿ＳＷＩＴＣＨ＿ＤＥＬＡＹ＿ＭＩＮ ＝－０．０８３５００４，符合確定的１．１和 －０．１的范圍指標。由此可以得出ＧＬＩＮＫ總線數(shù)據(jù)線的約束規(guī)則：①匹配電阻到發(fā)送端的延時不應(yīng)大于０．１ｎｓ； ②數(shù)據(jù)線必須以０．１ｎｓ進行匹配，即每個數(shù)據(jù)線都必須在０．６５ｎｓ～０．７５ｎｓ之間。有了上述的約束規(guī)則就可以指導(dǎo)布線了。 下面再考慮硬性規(guī)定Ｔｆｌｔ＿ＣＬＫＡ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ＝０和Ｔｆｌｔ＿ＣＬＫＢ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＡ＿ＭＡＸ＝０帶來的影響。事先約束發(fā)送時鐘和接收時鐘完全等長（在實際操作中以０．０２ｎｓ進行匹配）在ＣＡＤＥＮＣＥ環(huán)境下，進行時鐘仿真，得到結(jié)果：｜Ｔｆｌｔ＿ＣＬＫＡ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＢ＿ＭＡＸ｜＜０．２和｜Ｔｆｌｔ＿ＣＬＫＢ＿ＭＩＮ－Ｔｆｌｔ＿ＣＬＫＡ＿ＭＡＸ｜＜０．２?？梢娏艚oＴｍａｒｇｉｎ的余量為０．２ｎｓ。 最終的仿真結(jié)果是：① 匹配電阻到發(fā)送端的延時不應(yīng)大于０．１ｎｓ；②數(shù)據(jù)線以０．１ｎｓ進行匹配，即每個數(shù)據(jù)線都必須在０．６５ｎｓ～０．７５ｎｓ之間；③發(fā)送時鐘和接收時鐘以０．０２ｎｓ匹配等長；④Ｔｍａｒｇｉｎ＝０．２ｎｓ。有了上述拓撲結(jié)構(gòu)樣板和約束規(guī)則就可以將ＳＰＥＣＣＴＲＡＱＵＥＳＴ或ＡＬＬＥＧＲＯ導(dǎo)入到ＣＯＮＳＴＲＡＩＮＳ ＭＡＮＡＧＥＲ中。當(dāng)這些設(shè)計約束規(guī)則設(shè)置好后，就可以利用自動布線器進行規(guī)則驅(qū)動自動布線或人工調(diào)線。 圖3 仿真波形 ２ 源同步時序關(guān)系及仿真實例 所謂源同步就是指時鐘選通信號ＣＬＫ由驅(qū)動芯片伴隨發(fā)送數(shù)據(jù)一起發(fā)送，它并不象公共時鐘同步那樣采用獨立的時鐘源。在源同步數(shù)據(jù)收發(fā)中，數(shù)據(jù)首先發(fā)向接收端，經(jīng)稍短時間選通時鐘再發(fā)向接收端用于采樣鎖存這批數(shù)據(jù)。其示意圖如圖２所示。源同步的時序分析較公共時鐘同步較為簡單，分析方法很類似，下面直接給出分析公式： 建立時間：Ｔｖｂ＿ｍｉｎ＋(Ｔｆｌｔ＿ｃｌｋ＿ｍｉｎ－Ｔｆｌｔ＿ｄａｔａ＿ｓｅｔｔｌｅ＿ｄｅｌａｙ＿ｍａｘ)－Ｔｓｅｔｕｐ－Ｔｍａｒｇｉｎ＞０ 保持時間：Ｔｖａ＿ｍｉｎ＋(Ｔｆｌｔ＿ｄａｔａ＿ｓｗｉｔｃｈ＿ｄｅｌａｙ ｍｉｎ－Ｔｆｌｔ＿ｃｌｋ ＿ｍａｘ)－Ｔｈｏｌｄ－Ｔｍａｒｇｉｎ＞０ 其中，Ｔｖｂ為驅(qū)動端的建立時間，表示驅(qū)動端數(shù)據(jù)在時鐘有效前多少時間有效；Ｔｖａ為發(fā)送端的保持時間，表示驅(qū)動端數(shù)據(jù)在時鐘有效后保持有效的時間；其他參量含義同前。下面以通信電路中很常見的ＴＢＩ接口為例介紹源同步時序分析及仿真過程。ＴＢＩ接口主要包括發(fā)送時鐘和１０ｂｉｔ的發(fā)送數(shù)據(jù)、兩個接收時鐘和１０ｂｉｔ接收數(shù)據(jù)。ＲＢＣ０、ＲＢＣ１為兩個接收時鐘，在千兆以太網(wǎng)中，這兩個時鐘頻率為６２．５ＭＨｚ，相差為１８０%26;#176;，兩個時鐘的上升沿輪流用于鎖存數(shù)據(jù)。根據(jù)數(shù)據(jù)手冊的時序參數(shù)，代入上式可得： ２．５＋Ｔｆｌｔ＿ｃｌｋ ＿ｍｉｎ－Ｔｆｌｔ＿ｄａｔａ＿＿ｓｅｔｔｌｅ＿ｄｅｌａｙ＿ｍａｘ－１－Ｔｍａｒｇｉｎ＞０ １．５＋Ｔｆｌｔ＿ｄａｔａ＿＿ｓｗｉｔｃｈ＿ｄｅｌａｙ ｍｉｎ－Ｔｆｌｔ＿ｃｌｋ ＿ｍａｘ－０．５－Ｔｍａｒｇｉｎ＞０ 仿照前述分析方法：假設(shè)時鐘、數(shù)據(jù)信號線的飛行時間嚴格相等，即時鐘和數(shù)據(jù)完全匹配，然后分析它們不匹配帶來的影響。上式變?yōu)棣?１．５－Ｔｍａｒｇｉｎ＞０ １－Ｔｍａｒｇｉｎ＞０ 可見，無論是建立時間還是保持時間都有很大的余量。經(jīng)過仿真，發(fā)現(xiàn)數(shù)據(jù)和時鐘完全匹配等長（以０．０２ｎｓ匹配為例），仍有０．３ｎｓ的差別，即， Ｔｆｌｔ＿ｃｌｋ＿ｍｉｎ－Ｔｆｌｔ＿ｄａｔａ＿ｓｅｔｔｌｅ＿ｄｅｌａｙ＿ｍａｘ＜０．３ Ｔｆｌｔ＿ｄａｔａ＿ｓｗｉｔｃｈ＿ｄｅｌａｙ ｍｉｎ－Ｔｆｌｔ＿ｃｌｋ＿ｍａｘ＜０．３ ?。裕恚幔颍纾椋睿剑埃担睿蟮玫綍r鐘和數(shù)據(jù)的匹配為０．２ｎｓ，即數(shù)據(jù)和時鐘的長度匹配不應(yīng)超過０．２ｎｓ。 在實際仿真中首先就時鐘和數(shù)據(jù)的信號完整性進行分析仿真，通過適當(dāng)?shù)亩私悠ヅ涞玫捷^好的接收波形。圖３是一組無源端匹配和有源端匹配時鐘線的不同仿真波形比較，從中可以看出首先進行信號完整性仿真的必要性。 在公共時鐘同步中，數(shù)據(jù)的發(fā)送和接收必須在一個時鐘周期內(nèi)完成。同時器件的延時和ＰＣＢ走線的延遲也限制了公共時鐘總線的最高理論工作頻率。故公共時鐘同步一般用于低于２００ＭＨｚ～３００ＭＨｚ的傳輸速率，高于這個速率的傳輸，一般應(yīng)引入源同步技術(shù)。源同步技術(shù)工作在相對的時鐘系統(tǒng)下，采用數(shù)據(jù)和時鐘并行傳輸，傳輸速率主要由數(shù)據(jù)和時鐘信號間的時差決定，這樣可以使系統(tǒng)達到更高的傳輸速率。筆者通過對寬帶以太網(wǎng)交換機主機和子卡板進行信號完整性分析、時序分析及其仿真，大大縮短了產(chǎn)品的設(shè)計周期，通過分析仿真有效地解決了高速設(shè)計中出現(xiàn)的信號完整性、時序等方面的問題，充分保證了設(shè)計的質(zhì)量和設(shè)計速度，真正做到了ＰＣＢ板的一次通過。主板和子卡板目前已經(jīng)通過調(diào)試，并順利轉(zhuǎn)產(chǎn)。