最佳緩沖器-ADC組合

為使ADC配備最佳的驅(qū)動放大器（緩沖器），設(shè)計人員必須考慮阻抗匹配、電荷注入、噪聲降低和輸出精度等問題。ADC制造商常常為某個轉(zhuǎn)換器推薦一種特定的放大器，但實(shí)用的組合應(yīng)該與目標(biāo)系統(tǒng)的要求相適應(yīng)。必須考慮系統(tǒng)的整體性能，還有ADC的輸入結(jié)構(gòu)及其對緩沖器的影響。

面對A/D轉(zhuǎn)換器的發(fā)展（包括不斷提高的速度和分辨率，開關(guān)電容輸入結(jié)構(gòu)和單電源工作等），設(shè)計人員必須仔細(xì)考慮相關(guān)的驅(qū)動放大器（緩沖器）。緩沖器必須為驅(qū)動ADC輸入提供一個低的信號源阻抗和足夠的輸出電流，而且緩沖器的高頻輸出阻抗必須足夠的低，以避免帶來轉(zhuǎn)換誤差。對于許多采樣ADC，緩沖器還要對微弱信號進(jìn)行放大。

噪聲影響

理想情況下，運(yùn)放信號源應(yīng)該對ADC沒有誤差貢獻(xiàn)。為避免額外的噪聲引入系統(tǒng)，信號源的SNR（信噪比）最低應(yīng)優(yōu)于ADC的理論上限。幸運(yùn)的是，幾乎所有的新一代運(yùn)放的噪聲性能均遠(yuǎn)優(yōu)于12位，而且不難找到擾于16位噪聲性能的運(yùn)放。應(yīng)當(dāng)注意是，放大器和ADC產(chǎn)生的噪聲功率是相加的。

圖1示出16位逐次逼近型ADC（MAX 195）和輸入驅(qū)動放大器（MAX 4256）之間的低噪聲、低失真接口電路。對于此電路，可用數(shù)據(jù)手冊提供的數(shù)據(jù)計算緩沖器貢獻(xiàn)的總RMS（均方根）噪聲：

輸入電壓噪聲密度：

輸入電流噪聲密度：

由于一個單極點(diǎn)濾波器的有效噪聲帶寬是其-3dB轉(zhuǎn)角頻率的1.57倍，MAX4256的噪聲帶寬是GBW/1.57Av。在IC中除電壓和電流噪聲外，電路中的每個電阻都貢獻(xiàn)一個噪聲電壓。這樣，總等效輸入噪聲是：

即總噪聲等于：

為簡化計算，請記住1KΩ電阻在1Hz帶寬內(nèi)所產(chǎn)生的噪聲是4nVRMS。這樣，上式可簡化為：

式中：

Req(BW)表示在某一特定帶寬內(nèi)的等效電阻。

假定這個典型音頻應(yīng)用的帶寬為20KHz、MAX195的采樣速率為85Ksps，則得到：

應(yīng)當(dāng)注意，MAX4256的輸入電流噪聲0.5fA/(根號Hz)相比之下可以忽略。則在信號帶這內(nèi)運(yùn)放電路的總噪聲為：

為了確定ADC一運(yùn)放給合的總噪聲功率，首先把ADC的信噪比加失真（SINAD）值從分貝數(shù)轉(zhuǎn)換為電壓值，然后計算出它們平方和的平方根，再將結(jié)果轉(zhuǎn)換為分貝數(shù)。本例中，采用MAX195的SINAD最低保證值89dB。轉(zhuǎn)換為電壓（44.7μV）合與ET=17μV合并后，求出總噪聲功率為86.4dB，僅僅使ADC的SNR降低了0.6LSB。這一系列計算可說明一個給定的驅(qū)動放大器對整體性能的影響。

失真

失真也會降低動態(tài)性能，但用選擇放大器（所選放大器失真遠(yuǎn)遠(yuǎn)小于轉(zhuǎn)換器諧波失真THD）的辦法可使失真最小。用圖2所示的電路是有效的：MAX195的THD只有-98dB(0.0014%),MAX4256r SINAD可-達(dá)115dB。這樣高的性能允許采用同相配置和單電源運(yùn)放（MAX4256）。

評估做為驅(qū)動放大器的運(yùn)放的另一種方法是將其電壓形式的性能參數(shù)與ADC LSB所代表的電壓（步長）相比較。例如：一個單極性輸入范圍5V的16位ADC的LSB對應(yīng)電壓為76μV。為估算放大器的誤差貢獻(xiàn)，把此值與放大器的輸入失調(diào)電壓、漂移和噪聲等與閉環(huán)增益相乘后做比較。

假設(shè)閉環(huán)增益+11V/V，失調(diào)電壓70μV(MAX4256的典型值)將造成770μV的誤差，這對于16位應(yīng)用來說相當(dāng)于10LSB。如果需求直流精度的話，則緩沖器的失調(diào)必須遠(yuǎn)遠(yuǎn)低于ADC的最大失調(diào)，或者應(yīng)該采用硬件或軟件方式對真進(jìn)行校正。

帶寬和建立時間

對于驅(qū)動放大器的速度要求，應(yīng)使其建立時間與ADC的采樣時間相匹配。也就是說，只有當(dāng)ADC采樣輸入信號的時間間隔長于最壞情況下放大器的建立時間，才能保證轉(zhuǎn)換結(jié)果的精度。根據(jù)定義，建立時間是指輸入一個階躍電壓，當(dāng)輸出信號達(dá)到并在中心位于最終穩(wěn)態(tài)輸出電壓附近的一個給定誤差帶內(nèi)擺時的時間間隔。

對于大輸入階躍，放大器的轉(zhuǎn)換速度限制了其輸出變化的速度。對于一個給定的輸入信號幅度和放大器轉(zhuǎn)換速率，可以求出一個信號頻率最大值，在該頻率范圍內(nèi)，信號可以被忠實(shí)地重建：

fMAX=SR/2πVp （8）

式中Vp為峰值輸出電壓。

滿足下列條件時可得到建立時間（ts）的一階近似：

·輸入信號未使放大器輸出進(jìn)入有限轉(zhuǎn)換速率狀態(tài)

·放大器的-3dB轉(zhuǎn)角頻率已知

·頻率高于f-3dB時輸出幅度以20dB/十倍頻滾降至少一個十倍頻程

得到：

t0=-1/2πf-3dB[ln(Vo/vs-1)] (9)

計算N位分辨率時到達(dá)1/2LSB時的ts，可用（2 N-1/2）/2N代換Vo/Vs,其中N代表位數(shù)。式（9）變?yōu)椋?/p>

ts=0.11(1+N)/f-3dB (10)

找到一個滿足應(yīng)用要求的放大器可能是困難的。大量運(yùn)放能夠令人滿意地與12位ADC協(xié)同工作，但適合14和16位ADC，速度高于500KHz的選擇十分有限了。這種選擇需要在噪聲、失真和建立時間等參數(shù)之間進(jìn)行折衷考慮。建立時間選擇有一定困難，因為很少有運(yùn)算放大器制造商在16位性能下測試該項指標(biāo)（0.001%）。

考慮圖1中驅(qū)動放大器的帶寬和建立時間。典型轉(zhuǎn)換速率為2.1V/μS，對于2Vp-p的輸入信號幅度，該緩沖器可處理的最高頻率是fMAX=SR/2Vp=167KHz。

同樣對于建立時間，在式（10）中16位建立時間代換ts可求了f-3dB頻率。盡管只是近似，但1.17MHz的結(jié)果還是令人吃驚。對于高分辨率建立時間的帶寬要求會比預(yù)期的高出很多，而設(shè)計人員往往對保持增益精度所需的帶寬估計不足。輸入信號帶寬范圍內(nèi)增益的不足可導(dǎo)致大于1LSB的誤差。

ADC輸入結(jié)構(gòu)

除上述考慮外，在選擇緩沖器（驅(qū)動放大器）時還需考慮的一個關(guān)鍵因素是ADC的輸入結(jié)構(gòu)。通常，閃速轉(zhuǎn)換器是最難驅(qū)動的，因為它們具有很大的非線性輸入電容。具有新型開關(guān)電容結(jié)構(gòu)的ADC也需要特別注意。

如果對開關(guān)電容ADC的輸入特性有所了解，它的驅(qū)動也就很簡單了。這種ADC在每次轉(zhuǎn)換結(jié)束時都有一個小的浪涌輸入電流，這是由于內(nèi)部采樣電容切換到輸入端開始下一次采樣所致。為避免誤差，緩沖器電路應(yīng)能夠在下一次轉(zhuǎn)換啟動前，從這種瞬態(tài)恢復(fù)并重新建立。以下提供兩種解決方法。

一種方法是要求驅(qū)動ADC的運(yùn)放對于負(fù)載瞬變的響應(yīng)快于ADC的采樣時間。許多新型ADC在芯片上已包含這樣的寬帶采樣/保持電路。幸運(yùn)的是，大多數(shù)運(yùn)放對于負(fù)載瞬態(tài)的響應(yīng)遠(yuǎn)比對輸入階躍的響應(yīng)快得多，所以用一個外部緩沖器來滿足這種要求不是太困難。第二個方法是在輸入端采用一個RC濾波器，其電容值要遠(yuǎn)大于ADC的輸入電容。這個大電容為采樣電容提供電荷，從而消除了瞬變。為了吸收瞬變，在ADC輸入和地之間使用一個1000pF或更大的電容。

RC濾波器同時也減小了放大器地驅(qū)動容性負(fù)載時產(chǎn)生穩(wěn)定性問題概率。與電容串聯(lián)的小電阻有助于防止自激和振蕩。負(fù)載電容較大時，交流性能由負(fù)載電容和隔離電阻控制。

另外一個關(guān)鍵問題是要求放大器在整個有用的輸入信號頻率范圍內(nèi)保持低輸出阻抗。高輸出阻抗的運(yùn)放不能迅速響應(yīng)ADC輸入電容的改變。它們也不能處理ADC產(chǎn)生的瞬態(tài)電流。運(yùn)放在下一次采樣周期不能及時建立就會導(dǎo)致非線性的產(chǎn)生。

應(yīng)該記得要獲得低輸出阻抗就應(yīng)具有高環(huán)路增益，根據(jù)等式ROUT=Ro(1+Avoβ) 3，其中Ro是開環(huán)輸出阻抗，Avoβ是環(huán)路增益。當(dāng)接近運(yùn)放的單位增益穿越頻率時Avoβ會下降，導(dǎo)致輸出阻抗增大（見圖3）。輸出阻抗越高則放大器響應(yīng)ADC產(chǎn)生的浪涌電流的能力越差。

這樣，低阻抗要求變成了對于帶寬的要求，因為在更高頻率下，寬帶運(yùn)放具有更高的環(huán)路增益，因此也就具有更低的輸出阻抗，因此也就具有更低的輸出阻抗，在一個50MspsADC前端采用一個599MHz運(yùn)放是很明智的做法。寬帶運(yùn)放比窄帶運(yùn)放在吸收ADC產(chǎn)生的浪涌電流方面更加有效。

總增益精度

圖3的波特較也描繪出同相放大電路的開環(huán)增益（A）、反饋系數(shù)（β）、噪聲增益（1/β）、環(huán)路增益（直流Aβ或Avoβ）與頻率的關(guān)系。圖3所示是一個典型運(yùn)放的開環(huán)增益隨頻率的變化關(guān)系。在低頻，直流開環(huán)增益（Avo）接近100dB。也應(yīng)注意，反饋系數(shù)的對數(shù)是負(fù)值，因為它表示信號幅值的衰減量。

圖中所示的環(huán)路增益根據(jù)開環(huán)增益和反饋系數(shù)之和得到（低頻下為+100dB+(-40dB)=60dB），或者說等于開環(huán)增益和噪聲增益（1/β）之差（100dB-(+40dB)=60dB）。對于給定的β值，可以看到隨著頻率增大，環(huán)路增益Aβ減小。為了在高頻得到較大的環(huán)路增益，必須增大放大器的開環(huán)增益或增大反饋系數(shù)β，也就是減小噪聲增益。

上述說明導(dǎo)出反饋系統(tǒng)的一個關(guān)鍵等式，對于單位增益同相放大器為：

ACL=VOUT/VIN=1/(1+1/Aβ) (12)

此式表明閉環(huán)增益（ACL）依賴于開環(huán)增益和反饋系數(shù)，而二者又都是頻率的函數(shù)，所以環(huán)路增益也是頻率的函數(shù)。在工作頻率處環(huán)路增益量的大小是衡量一個放大器與理想情況差距的關(guān)鍵指標(biāo)。

為了理解開環(huán)增益對總增益精度的影響，考慮基于等式12的一個實(shí)際例子。假定某運(yùn)放在有用頻率具有40dB的開環(huán)增益，則閉環(huán)增益就有1%的誤差。此誤差在60dB增益時降到0.1%，在80dB增益降到0.01%。因此，80dB就是用于驅(qū)動12位ADC時，保持足夠的單位閉環(huán)增益精度所需的最低開環(huán)增益指標(biāo)。用于更高的環(huán)路增益時，等式12修改為：

ACL=VOUT/VIN=[1/(1+1/Aβ)](RF+R1)/R1 (13)

式中RF為反饋電阻，R1為輸入電阻。

根據(jù)所需的閉環(huán)增益，要保持所需精度可能需要高得多的開環(huán)增益。

結(jié)語

不管已出現(xiàn)什么樣的新型ADC結(jié)構(gòu)或其他改進(jìn)技術(shù)，漏碼和線性度差的問題仍困擾用戶。這些問題常常被誤認(rèn)為是ADC性能不好所引起的，而實(shí)際上經(jīng)常是由于驅(qū)動放大器選擇不當(dāng)所造成。通過了解緩沖器性能指標(biāo)和它們之間的相互關(guān)系，設(shè)計人員可為其目標(biāo)系統(tǒng)選擇最佳的ADC和驅(qū)動放大器。