LVDS接口電路及設(shè)計(jì)(圖)
加入技術(shù)交流群
關(guān)鍵詞：低電壓差分信號；電壓擺幅；接口；驅(qū)動(dòng)器；接收器
概述
lvds接口又稱rs-644總線接口，是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。lvds即低電壓差分信號，這種技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數(shù)據(jù)，可以實(shí)現(xiàn)點(diǎn)對點(diǎn)或一點(diǎn)對多點(diǎn)的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn)，其傳輸介質(zhì)可以是銅質(zhì)的pcb連線，也可以是平衡電纜。lvds在對信號完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應(yīng)用。目前，流行的lvds技術(shù)規(guī)范有兩個(gè)標(biāo)準(zhǔn)：一個(gè)是tia/eia（電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟）的ansi/tia/eia－644標(biāo)準(zhǔn)，另一個(gè)是ieee 1596.3標(biāo)準(zhǔn)。
1995年11月，以美國國家半導(dǎo)體公司為主推出了ansi/tia/eia－644標(biāo)準(zhǔn)。1996年3月，ieee公布了ieee 1596.3標(biāo)準(zhǔn)。這兩個(gè)標(biāo)準(zhǔn)注重于對lvds接口的電特性、互連與線路端接等方面的規(guī)范，對于生產(chǎn)工藝、傳輸介質(zhì)和供電電壓等則沒有明確。lvds可采用cmos、gaas或其他技術(shù)實(shí)現(xiàn)，其供電電壓可以從+5v到+3.3v，甚至更低；其傳輸介質(zhì)可以是pcb連線，也可以是特制的電纜。標(biāo)準(zhǔn)推薦的最高數(shù)據(jù)傳輸速率是655mbps，而理論上，在一個(gè)無衰耗的傳輸線上，lvds的最高傳輸速率可達(dá)1.923gbps。
lvds接口的原理及電特性
一個(gè)簡單的lvds傳輸系統(tǒng)由一個(gè)驅(qū)動(dòng)器和一個(gè)接收器通過一段差分阻抗為100ω的導(dǎo)體連接而成，如圖1所示。驅(qū)動(dòng)器的電流源（通常為3.5ma）來驅(qū)動(dòng)差分線對，由于接收器的直流輸入阻抗很高，驅(qū)動(dòng)器電流大部分直接流過100ω的終端電阻，從而在接收器輸入端產(chǎn)生的信號幅度大約350mv 。通過驅(qū)動(dòng)器的開關(guān)，改變直接流過電阻的電流的有無，從而產(chǎn)生“1”和“0”的邏輯狀態(tài)。在有些最新生產(chǎn)的lvds接收器中，100ω左右的電阻直接集成在片內(nèi)輸入端上了，如maxim公司的max9121/9122等。
在lvds系統(tǒng)中，采用差分方式傳送數(shù)據(jù)，有著比單端傳輸方式更強(qiáng)的共模噪聲抑制能力。道理很簡單，因?yàn)橐粚Σ罘志€對上的電流方向是相反的，當(dāng)共模方式的噪聲耦合到線對上時(shí)，在接收器輸入端產(chǎn)生的效果是相互抵消的，因而對信號的影響很小。這樣，就可以采用很低的電壓擺幅（見表1）來傳送信號，從而可以大大提高數(shù)據(jù)傳輸速率和降低功耗。
表1是lvds驅(qū)動(dòng)器的主要電特性參數(shù)，
|
參數(shù) |
意義 |
最小值 |
最大值 |
單位 |
|
vod |
差分輸出電壓 |
247 |
454 |
mv |
|
vos |
輸出偏置電壓 |
1.125 |
1.375 |
v |
|
△vod |
vod變化量絕對值 |
50 |
mv | |
|
△vos |
vos變化量絕對值 |
50 |
mv | |
|
isa,isb |
短路電流 |
24 |
ma | |
|
tr/tr |
輸出上升時(shí)間/下降時(shí)間(≥2000mbps) 輸出上升時(shí)間/下降時(shí)間(≤2000mbps) |
0.26 0.26 |
1.5 脈沖寬度的30% |
ns |
表2是接收器的主要電特性參數(shù)。
|
參數(shù) |
意義 |
最小值 |
最大值 |
單位 |
|
iin |
輸入電流 |
20 |
μa | |
|
vth |
閾值電壓 |
相關(guān)推薦技術(shù)專區(qū)
|
評論