延長ADC使用壽命的節(jié)能技術(shù)

增加動態(tài)范圍，減少增益級

考慮是采用SAR ADC還是采用ΔΣ ADC時，查看一下整個信號鏈的功耗很有用。信號鏈可能包含一個可編程增益放大器(PGA)。許多SAR ADC會放大或者衰減輸入信號，以確保信號占據(jù)ADC最大輸入范圍的相當(dāng)大部分。該幅度可以采用內(nèi)部PGA或者通過指定使用外部PGA進(jìn)行調(diào)整。

例如，測量由惠斯登電橋傳感器提供電源的20mV信號的設(shè)計(jì)可能會在電橋與ADC之間包含一個100的增益級。(ADC通常提供0至3V或者0至5V的輸入范圍。)假定一個采用3.0V電壓參考偏置的12位ADC，其最低有效位(LSB)為0.73mV。無增益時，ADC在20mV信號中(20mV/0.73mV)只能得到27位LSB。增加一個100V/V的增益級后，ADC可以在相同的信號中得到2740位LSB。

高分辨率、高性能ΔΣ ADC的成本已經(jīng)下降到足以使其成為SAR ADC加PGA的價格合理的替代方案。采用具有低噪聲和最終的高有效分辨率的ΔΣ ADC時，可以一并去除PGA及其功耗。

許多ΔΣ ADC與傳感器直接連接，同時提供與SAR ADC加PGA方案相同的輸入信號粒度(分辨率)。ΔΣ ADC的低噪聲電平(1V以下)可以實(shí)現(xiàn)這種性能。由ADC的輸入范圍和內(nèi)部噪聲電平確定的有效分辨率在基本上為直流的條件下捕獲ADC噪聲，這樣量化噪聲就不會構(gòu)成問題：

有效分辨率 = log2 (電壓輸入范圍/電壓噪聲)
= log2 (20 mV/210 nV)

= 16.5位

采用同樣的20mV電橋信號和上述ADC(噪聲電平為210nVRMS)時，可能實(shí)現(xiàn)16.5位的有效分辨率。計(jì)算出有效分辨率之后，設(shè)計(jì)人員可以從中推斷出最終的無噪聲分辨率(有效分辨率：2.7位)和最終的無噪聲計(jì)數(shù)。無噪聲計(jì)數(shù)定義為在沒有噪聲干擾的情況下ADC可實(shí)現(xiàn)的讀數(shù)個數(shù)。例如，具有12.0位無噪聲分辨率的ADC(理想的12位ADC)可以提供4096個無噪聲計(jì)數(shù)。上個示例中的無噪聲計(jì)數(shù)為：

無噪聲計(jì)數(shù)(LSBs) = 2NFR

= 2(16.5 – 2.7)

= 213.8

= 14,263 LSBs

因此，與較低分辨率的SAR ADC加PGA方案對比時，具有低噪聲的ΔΣ ADC可以提供更高的有效分辨率、更高的無噪聲分辨率和更多的無噪聲計(jì)數(shù)。表2對理想的12位ADC加PGA與低噪聲ΔΣ ADC的規(guī)格進(jìn)行了對比。ΔΣ ADC不僅可以實(shí)現(xiàn)更多的無噪聲計(jì)數(shù)和更高的分辨率，還可以實(shí)現(xiàn)較低的功率預(yù)算。主要折衷因素一般是ΔΣ ADC的最高采樣率比較低。

總而言之，對低功耗的需求已經(jīng)催生出諸多降低總系統(tǒng)功耗的新技術(shù)：不同的ADC架構(gòu)、突發(fā)模式處理、SAR ADC以較低采樣率工作以及降低電源電壓。雖然這些技術(shù)同時也引入了各種折衷因素，但是它們可以提供更長的電池使用壽命，或者可能允許使用更高性能的ADC，同時能夠滿足4至20mA電流回路的功率預(yù)算。