一種新型告訴浮點(diǎn)多DSP并行處理系統(tǒng)結(jié)構(gòu)

　　ADSP-21161N的內(nèi)部存儲器是針對滿足多處理器系統(tǒng)I/O的需要設(shè)計(jì)的，片內(nèi)的雙口RAM允許在處理器核進(jìn)行雙數(shù)據(jù)訪問的同時(shí)進(jìn)行全速的處理器間傳送，而不需要從處理器核竊取周期使處理器保持完整的100MIPS、600MFLOPS的性能。通過軟件的設(shè)計(jì)，6片ADSP-21261N組成的一個(gè)統(tǒng)一的族式多處理器系統(tǒng)，可以將多處理器配置成數(shù)字并行或者是控制并行系統(tǒng)。由于各處理器節(jié)點(diǎn)內(nèi)核之間不相互制約，這樣一個(gè)系統(tǒng)可以達(dá)到3600MFLOPS的運(yùn)算速度，對于通常的信號處理工作完全可以做到實(shí)時(shí)處理。

　　簇內(nèi)存在一個(gè)瓶頸，這是因?yàn)樵诿總€(gè)周期里只有兩個(gè)處理器可以通過共享的總線進(jìn)行通信，其它的處理器則被阻塞，直到總線被釋放為止。由于ADSP-21161N也可以在一個(gè)族中進(jìn)行點(diǎn)對點(diǎn)的鏈路口傳送，該瓶頸很容易被消除。通過普通總線可以動(dòng)態(tài)的建立和激活處理器間的數(shù)據(jù)鏈接。由于ADSP-21161N僅有兩個(gè)鏈接口，各處理器間只能兩兩相連構(gòu)成一條鏈路，不相鄰的兩個(gè)處理器節(jié)點(diǎn)之間的通信則要通過中間節(jié)點(diǎn)給予支持。但由于ADSP-21161N的鏈路口數(shù)據(jù)傳輸速率為100MB/s，而且傳輸字寬為8bit，基本可以消除此瓶頸的影響。

　　2.3 多處理器總線仲裁

　　多個(gè)ADSP-21161N可以共享外部總線，而不需要另外的仲裁電路?？偩€仲裁是通過使用BR1-BR6、HBR和HBG等信號完成的。BR1-BR6在多個(gè)ADSP-21161N之間進(jìn)行仲裁，HBR和HBG完成ADSP-21161N主處理器和主機(jī)處理器之間的部控制權(quán)傳遞?？偩€仲裁可以采用跑步 同的優(yōu)先權(quán)機(jī)制解決總線請求的競爭：固定優(yōu)先權(quán)和循環(huán)優(yōu)先權(quán)。RPBA管腳決定使用哪種優(yōu)先權(quán)機(jī)制。當(dāng)RPBA為高電平時(shí)選擇循環(huán)優(yōu)當(dāng)RPBA為低電平野外選擇固定優(yōu)先。由于循環(huán)優(yōu)先機(jī)制控制比較復(fù)雜，因此一般可和固定優(yōu)先機(jī)制，經(jīng)過實(shí)驗(yàn)檢驗(yàn)，固定優(yōu)先機(jī)制很容易用，而且效果不錯(cuò)。在固定優(yōu)先機(jī)制中，參與競爭總線的ADSP-21161N中，ID號最小的ADSP-21161N將成為主處理器，從而可以將先級羅高的處理工作放在ID號較小的處理器中。在軟件優(yōu)先權(quán)控制上則需要較少的運(yùn)算開銷。

　　多處理器系統(tǒng)中各ADSP-21161N之間的BR1-BR6要連在一起，用到的BRx線的數(shù)量等于系統(tǒng)中ADSP-21161N的數(shù)量。每個(gè)處理器驅(qū)動(dòng)與自身ID2-0輸入相對應(yīng)的BRx管腳，并且監(jiān)視其它處理器的BRx管腳。如果系統(tǒng)中的ADSP-21161N少于6片，未用的BRx管腳應(yīng)上拉為高電平。