一種于FPGA的高速導(dǎo)航解算系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

　　圖2為導(dǎo)航解算FPGA功能仿真時(shí)序圖，以此估算模塊計(jì)算所消耗的時(shí)間。一次姿態(tài)解算需要230個(gè)時(shí)鐘周期，一次導(dǎo)航解算需要980個(gè)時(shí)鐘周期，那么在50 MHz的系統(tǒng)時(shí)鐘下，姿態(tài)解算需時(shí)4.7微秒，導(dǎo)航解算需時(shí)20微秒。導(dǎo)航解算系統(tǒng)功能仿真結(jié)果與計(jì)算機(jī)計(jì)算結(jié)果進(jìn)行對(duì)比，仿真步長(zhǎng)為0.1秒，仿真輸入?yún)?shù)如表2所示，計(jì)算結(jié)果如表3所示，通過(guò)比對(duì)可以發(fā)現(xiàn)，FPGA的計(jì)算結(jié)果與MATLAB計(jì)算結(jié)果沒(méi)有偏差，說(shuō)明導(dǎo)航解算系統(tǒng)能夠正確地進(jìn)行導(dǎo)航信息的解算。

　　3 實(shí)驗(yàn)結(jié)果與誤差分析

　　在一輛普通轎車(chē)上進(jìn)行導(dǎo)航實(shí)驗(yàn)，系統(tǒng)的搭建如圖1和圖3所示。系統(tǒng)的核心是一塊承擔(dān)數(shù)據(jù)處理任務(wù)的FPGA，在芯片外接合適的IMU，IMU的功耗和體積基本決定了導(dǎo)航系統(tǒng)的功耗和體積。所以整個(gè)導(dǎo)航系統(tǒng)的結(jié)構(gòu)是簡(jiǎn)單和小巧的而且節(jié)能的。

　　實(shí)驗(yàn)進(jìn)行了340秒，如圖4和圖5所示，依次是三軸陀螺儀傳感器數(shù)據(jù)和三軸加速度計(jì)傳感器數(shù)據(jù)。位置曲線如圖6所示，實(shí)線是導(dǎo)航解算系統(tǒng)解算的位置信息，虛線是GPS獲得的實(shí)際位置信息。可以發(fā)現(xiàn)導(dǎo)航解算系統(tǒng)良好地跟蹤了實(shí)際位置變化趨勢(shì)，但是隨著時(shí)間的推移，導(dǎo)航解算系統(tǒng)解算出的位置信息與實(shí)際位置信息偏差越來(lái)越大。

　　導(dǎo)航解算系統(tǒng)的誤差引入主要因?yàn)榛贛EMS的慣性傳感器的誤差較大，使用單一傳感器進(jìn)行姿態(tài)和位置解算會(huì)在姿態(tài)計(jì)算和速度計(jì)算環(huán)節(jié)兩次引入積累誤差。在實(shí)際使用中，載體使用的戰(zhàn)術(shù)級(jí)高精度IMU，在一定的使用時(shí)間內(nèi)，導(dǎo)航系統(tǒng)不會(huì)產(chǎn)生很大的積累誤差。除此之外，發(fā)揮本系統(tǒng)動(dòng)態(tài)特性好、更新速率快的優(yōu)勢(shì)，借助最優(yōu)估計(jì)的方法，通過(guò)進(jìn)行多種傳感器的信息融合也可以收斂誤差。

　　4 結(jié)論

　　針對(duì)現(xiàn)有小型無(wú)人機(jī)導(dǎo)航解算系統(tǒng)解算速度慢、多處理器臃腫可靠性差的缺點(diǎn)，文中提出了一種并行化的導(dǎo)航解算方法，并搭建了一種僅使用單一FPGA芯片為數(shù)據(jù)處理核心的小型高速導(dǎo)航解算系統(tǒng)，功能仿真驗(yàn)證了導(dǎo)航解算的高速性和準(zhǔn)確性。車(chē)載實(shí)驗(yàn)驗(yàn)證了系統(tǒng)可以在實(shí)際中完成導(dǎo)航信息的解算工作。根據(jù)一次結(jié)算消耗時(shí)間可知系統(tǒng)理論擁有50 000 Hz的導(dǎo)航解算能力，在實(shí)際使用中，輔以足夠精度的高速I(mǎi)MU，系統(tǒng)將會(huì)發(fā)揮小型化、高速率和低功耗的優(yōu)勢(shì)，在相關(guān)的小型無(wú)人機(jī)導(dǎo)航系統(tǒng)設(shè)計(jì)領(lǐng)域有重要借鑒意義。