基于ADSP-BF561的車輛輔助駕駛系統(tǒng)硬件設(shè)計(jì)方案

引言

20世紀(jì)八十年代以來．電子技術(shù)和計(jì)算機(jī)技術(shù)快速發(fā)展，汽車行駛安全方面的研究也進(jìn)入了一個嶄新的領(lǐng)域。其發(fā)展方向主要體現(xiàn)在智能化的汽車主被動安全研究，其中安全輔助駕駛是當(dāng)前國際智能交通系統(tǒng)研究的重要內(nèi)容之一。目前CCD或CMOS攝像機(jī)配合性能優(yōu)良和價(jià)格低廉的DSP處理器在車輛安全輔助駕駛領(lǐng)域中的應(yīng)用也不斷增加。其中ADI公司的Blackfin系列處理器基于ADI和Intel公司聯(lián)合開發(fā)的微信號架構(gòu)(Micro Signal Architecture．MSA)．應(yīng)用于交通標(biāo)志識別、智能燈光控制、車道變換輔助、盲點(diǎn)識別、后視攝像機(jī)和停車輔助、自適應(yīng)巡航系統(tǒng)(Adaptive Cruise Control，ACCl、夜間輔助駕駛和智能安全氣囊等。因此對Black6n系列處理器的硬件開發(fā)為整個系統(tǒng)提供良好的研究平臺和開發(fā)環(huán)境。

1 車輛輔助駕駛系統(tǒng)框架設(shè)計(jì)

圖1系統(tǒng)總體框架

車輛輔助駕駛的主要目的是為了提高汽車行駛的安全性。通過安裝在車輛上的各種傳感器獲得車輛、道路狀況以及周圍車輛狀況等信息．為駕駛員提供有效的預(yù)警信號．并在一定的條件下對車輛實(shí)施安全控制。系統(tǒng)主要由視覺系統(tǒng)、雷達(dá)系統(tǒng)、輔助駕駛控制系統(tǒng)、機(jī)械式自動變速控制系統(tǒng)、發(fā)動機(jī)控制系統(tǒng)、制動控制系統(tǒng)組成，感知車輛狀態(tài)的傳感有制動踏板位移傳感器、油門踏板位移傳感器、轉(zhuǎn)向角度傳感器、車輪轉(zhuǎn)速傳感器、加速度傳感器，其框架結(jié)構(gòu)如圖1所示。

1．1環(huán)境感知系統(tǒng)

視覺傳感器采用AIR-7010C CCD攝像機(jī)．通過ADV7183接入ADSP-BF561并行輸入輸出外圍接口單元進(jìn)行視頻解碼，雷達(dá)系統(tǒng)采用IBEO公司的LD-ML多層激光雷達(dá)系統(tǒng)．經(jīng)過視覺處理算法后的圖像數(shù)據(jù)與雷達(dá)數(shù)據(jù)進(jìn)行數(shù)據(jù)融合．最終得出障礙物的有效信息，并通過CAN總線發(fā)送至輔助駕駛控制單元進(jìn)行策略控制。

1．2底層控制系統(tǒng)

系統(tǒng)通過CAN總線獲取有效的車輛行駛狀態(tài)信息和車輛行駛環(huán)境信息，監(jiān)控車輛的縱向和橫向行駛安全，在一定的行駛條件下對車輛縱向行駛進(jìn)行干預(yù)控制。輔助駕駛控制策略單元通過獲取環(huán)境感知傳感器與車輛狀態(tài)傳感器而對發(fā)動機(jī)轉(zhuǎn)速的控制、機(jī)械式自動變速器fAM，I')檔位和離合器的控制、制動系統(tǒng)的控制。

2 硬件系統(tǒng)的組成與設(shè)計(jì)

Blackfin處理器架構(gòu)基于一個10級RISC MCU/DSP流水線和一個專為實(shí)現(xiàn)最佳代碼密度而設(shè)計(jì)的混合16/32位指令集架構(gòu)．除此之外還包含加速視頻和圖像處理的指令，因此Blackfin系列的處理器應(yīng)用于通信、圖像、語音等方面，ADSP-BF561是目前Blackfin家族中性能最高的一款處理器，其特點(diǎn)如下：

1)2個對稱最高頻率可達(dá)600MHz的高性能Blackfin內(nèi)核；

2)每個內(nèi)核包括2個16位MAC、2個40位ALU、4個8位視頻ALU以及1個40位移位器：

3)內(nèi)核電壓0.8V-1.2V，兼容3.3V及2.5V I/O；，

4)328K Bytes片內(nèi)存儲器．每個內(nèi)核32Kbytes的Ll指令SRAM/Cache、64Kbytes的L1數(shù)據(jù)SRAM/Cache、4KBytes的L1臨時(shí)數(shù)據(jù)SRAM，128Kbytes共享的L2 SRAM：

5)2個并行輸入/輸出外圍接口單元(PPI)，支持ITU-R656視頻數(shù)據(jù)格式：2個雙通道全雙工同步串行接13，支持8個立體聲璐通道：2個16通道DMA控制器和1個內(nèi)部存儲器DMA控制器；12個通用32-bit定時(shí)肘數(shù)器；支持IrDA的UART；2個“看門狗”定時(shí)器；48個可編程標(biāo)志引腳；1x-63x倍頻的片內(nèi)PLL。

2．1電源及復(fù)位電路

在設(shè)計(jì)電源電路時(shí)．需要考慮電源的負(fù)載能力、可靠性和穩(wěn)定性。同時(shí)需要考慮系統(tǒng)需要多少種電源．ADSP-BF56l外部I/O供電電壓為3.3V．內(nèi)核供電電壓為1.2V．因此系統(tǒng)需要+5V、+3.3V、+1.2V．首先通過DC-DC2405把車上的+24v轉(zhuǎn)換成+5V．然后通過LT1765把+5V轉(zhuǎn)換成+3.3V．ADP3336把+3.3v轉(zhuǎn)換成+1.2v。復(fù)位電路采用ADM708復(fù)位芯片．并在電路中加入手動按鈕。實(shí)現(xiàn)手動復(fù)位功能．方便程序的調(diào)試。

2．2時(shí)鐘電路

有源品振信號質(zhì)量好、比較穩(wěn)定、連接簡單和不需要復(fù)雜的配置電路。因此ADSP-BF561系統(tǒng)輸入時(shí)鐘采用30MHz的外部有源品振然后通過其內(nèi)部鎖相環(huán)PLL把頻率進(jìn)行相應(yīng)的倍頻作為ADSP-BF561的總線頻率和SDRAM的時(shí)鐘頻率，同時(shí)由于并行輸入，輸出外圍接13和視頻編解碼芯片的時(shí)鐘需要，需要把27MHz有源晶振通過IDT2305分成4路輸出。

2．3存儲擴(kuò)展電路

SDRAM是同步尋址存儲器，由塊、行和列組成．全部讀店操作鎖定于一個處理器源時(shí)鐘，一旦處理器對SDRAM進(jìn)行初始化。該存儲器必須不斷更新，以確保能保持它的狀態(tài)．SDRAM的時(shí)鐘速率可變，工業(yè)上最常用的是PCI00和PCI33，最高時(shí)鐘頻率分別為100MHz和133MHz。ADSP-BF561擁有SDRAM控制器(SDC)與SDRAM的無縫連接，其連接如圖2(a)所示，系統(tǒng)采用MT48LCl6M16A2，容量為32MHz，最高頻率為133MHz。

ADSP-BF561具有異步存儲器控制器(AMc)，與SDRAM控制器共享數(shù)據(jù)和地址引腳。當(dāng)上電復(fù)位或者軟件初始化復(fù)位后．處理器采樣復(fù)位配置寄存器BMODE引腳，執(zhí)行引導(dǎo)功能。系統(tǒng)采用BMODEIO為由8116位Flash引導(dǎo)模式，并選用NORFLASH作為引導(dǎo)代碼存儲器，所選芯片為容量8MB的M29W640DT．其連接方式如圖2(b)所示。

a) SDRAM