<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 設(shè)計應(yīng)用 > 一種適用于射頻集成電路的抗擊穿LDMOS設(shè)計

          一種適用于射頻集成電路的抗擊穿LDMOS設(shè)計

          作者: 時間:2014-02-19 來源:網(wǎng)絡(luò) 收藏

          本文引用地址:http://www.ex-cimer.com/article/259569.htm


          (Lateral Diffused MetalOxide Semicon-ductor Transistor)以其高功率增益、高效率及低成本等優(yōu)點,被廣泛應(yīng)用于移動通信基站、雷達、導(dǎo)航等領(lǐng)域。大功率由于具有P、L波段以 上的工作頻率和高的性價比,已成為3G手機基站放大器的首選器件。


          隨著IC集成度的提高及器件特征尺寸的減小,柵氧化層厚度越來越薄,其柵的耐壓能力顯著下降,擊穿電壓是器件可靠性的一個重要參數(shù),它不僅決定了其輸出功率,它還決定了器件的耐壓能力,因此必須要采取措施以提高器件的擊穿電壓。


          本文將在基本LDMOS的基礎(chǔ)上,通過器件結(jié)構(gòu)的改進來提高LDMOS的能力。



          1 LDMOS耐壓特性
          如圖1所示,LDMOS最主要的結(jié)構(gòu)特點是采用雙擴散技術(shù),在同一窗口進行磷擴散,溝道長度由兩種擴散的橫向結(jié)深決定。LDMOS中產(chǎn)生的擊穿形式有柵絕緣層擊穿和漏源擊穿。


          LDMOS高壓器件是多子導(dǎo)電器件,由于將漏區(qū)與溝道隔離,Vds絕大部分降落在上,基本上沒有溝道調(diào)制,所以當Vds增大時,輸出電阻不下降。并且柵電極和漏區(qū)不重迭,從而提高了漏源擊穿電壓。


          影響LDMOS耐壓性能的因素很多,本文將從、摻雜濃度、摻雜濃度3方面進行分析各參數(shù)對其耐壓性能的影響。


          1.1 影響LDMOS耐壓性能的主要參數(shù)
          1.1.1

          在P用離子注入法注入N型埋藏層(NBL),一方面,NBL與P以及N+摻雜區(qū)形成寄生三極管,當有電壓加在LDMOS器件的 漏極時,可利用寄生三極管形成電流放電路徑,并且添加的N型可以增加雜質(zhì)的摻雜濃度,減小其內(nèi)部電阻,從而更利于釋放電流。另一方面,NBL可以降低 溝道附近的等位線曲率提高擊穿電壓,其電中性作用使漂移區(qū)的優(yōu)化濃度提高,導(dǎo)通電阻降低,改善了漏極擊穿特性。


          1.1.2 漂移區(qū)摻雜濃度
          漂移區(qū)是LDMOS和MOS器件結(jié)構(gòu)的主要差異之一,也正是由于低摻雜漂移區(qū)的存在使LDMOS擊穿電壓比傳統(tǒng)MOS高很多。漂移區(qū)長 度、深度和濃度對擊穿電壓的影響很大,一般說來,漂移區(qū)長度越長,LDMOS擊穿電壓越高,但是當漂移區(qū)長度增加到一定值時,其擊穿電壓隨著漂移區(qū)長度的 變化逐漸變緩。擊穿電壓隨漂移區(qū)濃度的增大先增大后減小。


          1.1.3 襯底摻雜濃度
          襯底摻雜濃度的大小對擊穿電壓影響較大。由于pn結(jié)一邊或者兩邊摻雜濃度較低時,雪崩擊穿是pn結(jié)主要的擊穿機制,LDMOS的一次擊 穿是主要集中在漏極處的雪崩擊穿,在一定范嗣內(nèi),襯底濃度越小,與漏極形成的反向PN結(jié)的勢壘寬度越寬,碰撞倍增次數(shù)越多,雪崩擊穿也就越容易發(fā)生,擊穿 電壓就越低。


          1.2 提高LDMOS擊穿電壓現(xiàn)有的技術(shù)
          目前,利用器件結(jié)構(gòu)上的改進,進而提高LDMOS擊穿電壓的方法主要有:RESURF技術(shù)、漂移區(qū)變摻雜、加電阻場極板、內(nèi)場限環(huán)等技術(shù)。


          RESURF技術(shù):其基本原理是選擇適當?shù)钠茀^(qū)摻雜濃度和厚度,控制漂移區(qū)表面的二維電場,使擊穿發(fā)生在體內(nèi)從而達到高擊穿電壓的目的。通過降低漂移區(qū) 摻雜,在溝道和漂移區(qū)結(jié)的電場尚未達到臨界電場之前,利用P-襯底和N-漂移區(qū)的pn結(jié)將漂移區(qū)耗盡,增大了耗盡區(qū)邊界的曲率半徑,從而提高了擊穿電壓。


          漂移區(qū)變摻雜:通過表面摻雜濃度的階梯變化,在漂移區(qū)中部引入新的電場峰值,提高漂移區(qū)中部電場,且較高的摻雜位于表面,降低導(dǎo)通電阻的同時改善表面電場分布。


          加電阻場極板:在漂移區(qū)上方形成電阻場板,電阻場板產(chǎn)生均勻分布的垂直電場施加于漂移區(qū)中,與水平電場交疊,使漂移區(qū)電場分布也均勻化,降低了電場強度,從而提高了擊穿電壓。

          內(nèi)場限環(huán)技術(shù):在N-漂移區(qū)中插入P型區(qū)域,在漂移區(qū)內(nèi)形成內(nèi)場限壞時,內(nèi)場限壞耗盡區(qū)的電場與表面電場方向相反,增大了柵場耗盡區(qū)的有效曲率半徑,從而提高了器件耐壓。


          總體而言,RESURF技術(shù)無需增加額外的工藝,但須對襯底摻雜濃度、N阱摻雜濃度和N阱的厚度以及區(qū)域進行控制,精確度要求較高。漂移區(qū)變摻雜技術(shù)和加 電阻場極板工藝步驟較復(fù)雜,不利于電路的集成。內(nèi)場限環(huán)技術(shù)需受到漂移區(qū)寬度及深度的限制,一般適用于漂移區(qū)較深,且濃度較高的LDMOS器件中。



          2 LDMOS設(shè)計
          LDMOS器件的擊穿電壓主要集中在漏極處,此處的電場較集中,電場越集中,器件越容易擊穿,因此,為了提高器件的擊穿電壓,可減弱其電場強度。


          LDMOS器件工作時,柵極的末端存在一個峰值電場,為了減小其表面電場強度,可在漂移區(qū)引入阱結(jié)構(gòu)。圖3為具有阱結(jié)構(gòu)的LDMOS結(jié)構(gòu)圖,圖4為其相應(yīng)的silvaco模擬仿真圖。

          波段開關(guān)相關(guān)文章:波段開關(guān)原理



          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();