<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 設(shè)計(jì)應(yīng)用 > 一種適用于射頻集成電路的抗擊穿LDMOS設(shè)計(jì)

          一種適用于射頻集成電路的抗擊穿LDMOS設(shè)計(jì)

          作者: 時(shí)間:2014-02-19 來(lái)源:網(wǎng)絡(luò) 收藏

          本文引用地址:http://www.ex-cimer.com/article/259569.htm


          阱結(jié)構(gòu)可以是一個(gè)無(wú)任何介質(zhì)的深槽,深槽的作用主要是從物理結(jié)構(gòu)上改變器件的電場(chǎng)強(qiáng)度分布,減弱柵極末端的電場(chǎng)集中。為了進(jìn)一步改善器件的電場(chǎng)分布,可在 阱結(jié)構(gòu)中填充低介電常數(shù)的絕緣介質(zhì)。阱中低介電常數(shù)的介質(zhì)一方面截?cái)嗥骷那娼Y(jié),消除電場(chǎng)集中:另一方面抑制了平面工藝的橫向擴(kuò)散,可承受更高的峰值電 場(chǎng)。


          Si、SiC、SiO2、GaAs的相對(duì)介電常數(shù)分別為11.6、10.0、3.9、13.1。相對(duì)而言,SiO2具有低的介電常數(shù),適合填充在的深阱結(jié)構(gòu)中。


          保持器件摻雜濃度、柵長(zhǎng)、阱寬等參數(shù)不變,如圖5所示。new0.Log、new1.Log、new2.Log分別代表基本、有深槽 的LDMOS以及完全填入SiO2的深阱的LDMOS漏極V/I仿真曲線。本文采用的深阱結(jié)構(gòu)其阱寬和阱深都為0.5μm,從圖5中可以看出,由于深槽的 作用,LDMOS擊穿電壓提高了10 V,當(dāng)進(jìn)一步在深槽中填入SiO2時(shí),其擊穿電壓可再次提高12 V。通過(guò)對(duì)比分析可以說(shuō)明,采用阱結(jié)構(gòu)技術(shù)可以明顯提高器件的能力。


          通過(guò)進(jìn)一步仿真實(shí)驗(yàn)發(fā)現(xiàn),器件耐壓性能與阱寬及阱深的尺寸有關(guān)。保持長(zhǎng)度不變,阱寬為固定值0.5μm,圖6為不同長(zhǎng)度阱深對(duì)應(yīng)的器件擊穿電壓曲 線。從圖6中可以看出,隨著阱深的加大,器件的能力加強(qiáng),這是由于阱深越大,耗盡區(qū)俞難越過(guò)阱區(qū),且體硅中承受的最大電場(chǎng)的范圍越大,LDMOS的 耐壓就越高。


          同樣,保持長(zhǎng)度不變,阱深為固定值0.5μm,圖7為不同長(zhǎng)度阱寬對(duì)應(yīng)的器件擊穿電壓曲線。擊穿電壓隨著阱寬的增加反而減小,這是因?yàn)橼鍖挼脑黾邮沟?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/漂移區(qū)">漂移區(qū)長(zhǎng)度減小,總的耐壓也就隨之減小。


          選擇適當(dāng)?shù)内鍖捈摆迳睿谮逯袚诫s低介電常數(shù)介質(zhì),如SiO2,通過(guò)優(yōu)化器件的結(jié)構(gòu)參數(shù)可以得到擊穿電壓的最大值。


          采用此深阱結(jié)構(gòu)最大的優(yōu)點(diǎn)是工藝方法簡(jiǎn)單有效,并且可利用深阱的寬度和深度以及深阱中填入何種介質(zhì)或填入介質(zhì)的多少來(lái)控制LDMOS的擊穿電壓,在實(shí)際工藝操作過(guò)程中可控性強(qiáng)。



          3 結(jié)論
          LDMOS擊穿電壓易發(fā)生在柵極末端,器件上添加可以降低溝道附近的等位線曲率從而提高其擊穿電壓。漂移區(qū)將漏區(qū)與溝道隔離,抑制了器件的溝道調(diào) 制,在一定摻雜范圍內(nèi),漂移區(qū)濃度越低,擊穿電壓越高。濃度越低,雪崩擊穿越容易發(fā)生,擊穿電壓就越低。本文采用的深阱結(jié)構(gòu)主要為了減小柵極末端的電 場(chǎng)強(qiáng)度,消除電場(chǎng)集中,進(jìn)而提高其能力。


          另外,由于柵極界面存在電荷,柵末端的峰值電場(chǎng)隨柵長(zhǎng)的增加而增加,為了抑制峰值電場(chǎng)集中導(dǎo)致器件的擊穿,柵長(zhǎng)不宜較長(zhǎng)。漂移區(qū)長(zhǎng)度可適當(dāng)加大,阱深可盡量取較大值,結(jié)合器件摻雜濃度,最終可使LDMOS的抗擊穿能力達(dá)到最優(yōu)。


          文中設(shè)計(jì)的LDMOS器件主要是在耐壓特性上做了改進(jìn),相對(duì)于RESURF技術(shù)、漂移區(qū)變摻雜、加電阻場(chǎng)極板、內(nèi)場(chǎng)限環(huán)等技術(shù)而言,具有工藝簡(jiǎn)單,可控性 強(qiáng)的優(yōu)點(diǎn)。其較高的抗擊穿能力可適用于集成電路,如移動(dòng)通信基站。當(dāng)然,若將此器件應(yīng)用于基站,還需要考慮LDMOS的其它電學(xué)特性,使器件的各 個(gè)參數(shù)達(dá)到作為基站功率放大器的要求。

          波段開(kāi)關(guān)相關(guān)文章:波段開(kāi)關(guān)原理



          上一頁(yè) 1 2 下一頁(yè)

          關(guān)鍵詞: 射頻 抗擊穿 LDMOS 埋層 漂移區(qū) 襯底

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();