<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > FPGA系統(tǒng)設(shè)計的仿真驗證之: ModelSim仿真工具簡介

          FPGA系統(tǒng)設(shè)計的仿真驗證之: ModelSim仿真工具簡介

          作者: 時間:2015-05-06 來源:網(wǎng)絡(luò) 收藏

            (10)Recent Directories(最近幾次工作路徑)。

          本文引用地址:http://www.ex-cimer.com/article/273719.htm

            可以從中選取最近幾次的工作路徑。

            (11)Recent Projects(最近幾次工程)。

            可以打開最近幾次的工程。

            (12)Quit(退出)。

            退出Modelsim。

            2.“Edit”菜單

            類似于Windows應(yīng)用程序,在編輯菜單中包含了對文本的一些常用的操作。

            (1)Copy(復(fù)制)。

            復(fù)制選中的文檔

            (2)Paste(粘貼)。

            把剪切或復(fù)制的文檔粘貼到當(dāng)前插入點之前。

            (3)Select All(全選)。

            選中主窗口中所有的抄本文檔。

            (4)Unselect All(取消全選)。

            取消已選文本的選中狀態(tài)。

            (5)Find(查找)。

            在命令窗口中查找字符或字符串。

            3.“View”菜單

            類似于其他Windows應(yīng)用程序,視圖菜單可以控制在屏幕上顯示哪些窗口。

            (1)All Windows(所有窗口)。

            打開所有的窗口,試一下該命令會發(fā)現(xiàn)打開了許多窗口,包括波形窗口、信號列表窗口、源文件窗口等。

            (2)Dataflow(數(shù)據(jù)流)。

            打開Dataflow窗口,在該窗口中顯示數(shù)據(jù)的流向。

            (3)List(列表)。

            打開列表窗口。

            (4)Process(進(jìn)程)。

            打開過程窗口,該窗口顯示了設(shè)計中的進(jìn)程所在的位置。

            (5)Signals(信號)。

            打開信號窗口。該窗口顯示了設(shè)計中所有信號的列表。

            (6)Source(源文件)。

            打開源文件窗口,可以在源文件窗口中顯示設(shè)計中使用的源文件。

            (7)Structure(結(jié)構(gòu))。

            打開結(jié)構(gòu)窗口,該窗口以列表方式顯示了設(shè)計中所有到的結(jié)構(gòu),雙擊某一結(jié)構(gòu),可以查找定義該結(jié)構(gòu)的語句。

            (8)Variables(變量)。

            打開變量窗口,該窗口以列表方式顯示了設(shè)計中定義的所有變量。

            (9)Wave(波形)。

            打開波形窗口,這是我們仿真時經(jīng)常需要查看的窗口,在其中顯示了輸入和輸出的波形。

            (10)Dataset。

            打開Dataset瀏覽器來打開、關(guān)閉、重命名或激活一個Dataset。用戶在使用的時候會發(fā)現(xiàn)沒有什么變化,這時候可以看看Workspace窗口下是不是多了一個選項卡。該選項卡顯示的內(nèi)容與Structure窗口顯示的完全相同。

            (11)Coverage(覆蓋率)。

            查看仿真的代碼覆蓋率。

            (12)Active Processes(活動的進(jìn)程)。

            當(dāng)前正在執(zhí)行的進(jìn)程。

            (13)Workspace(工作區(qū))。

            打開當(dāng)前的工作區(qū)。

            (14)Encoding(編碼)。

            以不同的編碼查看。

            (15)Properties。

            顯示工作區(qū)中選中對象的屬性。

            4.“Compile”菜單

            (1)Compile(編譯)。

            把HDL源文件編譯到當(dāng)前工程的工作庫中。

            (2)Compile Options(編譯選項)。

            設(shè)置VHDL和Verilog編譯選項,例如可以選擇編譯時采用的語法標(biāo)準(zhǔn)等。

            (3)Compile All(全編譯)

            編譯當(dāng)前工程中的所有文件。

            (4)Compile Select(編譯選中的文件)

            編譯當(dāng)前工程中的選中文件。

            (5)Compile Order(編譯順序)

            設(shè)置編譯順序,一般系統(tǒng)會根據(jù)設(shè)計對VHDL自動生成編譯順序,但對于Verilog需要指定編譯順序。

            (6)Compile Report(編譯報告)

            有關(guān)工程中已選文件的編譯報告。

            (7)Compile Summary(編譯摘要)

            有關(guān)工程中所有文件的編譯報告。

            5.“Simulate”菜單

            這里的編譯及運行命令類似于Visual Ctf等高級語言的調(diào)試時候的命令。

            (1)Simulate(仿真)。

            裝載設(shè)計單元。

            (2)Simulation Options(仿真選項)。

            設(shè)置仿真選項。

            (3)Run(運行)。

            · Run ***ns:在該仿真時間長度內(nèi)進(jìn)行仿真。若要改變長度,可在Simulation Options中設(shè)置或在工具欄中修改。

            · Run-All(運行所有仿真):進(jìn)行仿真,直到用戶停止它。

            · Continue(繼續(xù)):繼續(xù)仿真。

            · Run-Next(運行到下一事件):運行到下一個事件發(fā)生為止。

            · Step(單步):單步仿真。

            · Step-Over:仿真至子程序結(jié)束。

            · Restart:重新開始仿真,重新加載設(shè)計模塊,并初始化仿真時間為零。

            (4)Break(停止)。

            停止當(dāng)前的仿真。

            (5)End Simulation(結(jié)束仿真)。

            結(jié)束當(dāng)前仿真。

            6.“Tools”菜單

            (1)Waveform Compare(波形比較)。

            在子菜單中有具體進(jìn)行波形比較的命令。

            (2)Coverage(覆蓋率)。

            測試仿真的代碼覆蓋率,所謂代碼覆蓋率是指仿真運行到當(dāng)前已運行的代碼占所有代碼的比例,當(dāng)然是越接近100%越好。

            (3)Breakpoints(斷點設(shè)置)。

            單擊此選項出現(xiàn)斷點設(shè)置對話框,設(shè)置斷點。

            (4)Execute Macro(執(zhí)行宏文件)。

            所謂的宏文件就是保存后的腳本,腳本保存起來,以后可以利用該命令來重新執(zhí)行。

            (5)Options(選項)。

            · Transcript File:設(shè)置腳本文件的保存。

            · Command History:命令歷史。

            · Save File:保存腳本文件。

            · Saved Lines:限制腳本文件的行數(shù)。

            · Line Prefix:設(shè)置每一行的初始前綴。

            · Update Rate:設(shè)置狀態(tài)條的刷新頻率。

            · Prompt:改變ModelSim的命令提示符。

            · VSIM Prompt: 改變VSIM的命令提示符。

            · Paused Prompt: 改變Paused的命令提示符。

            · HTML Viewer:設(shè)置打開在線幫助的文件。

            (6)Edit Preferences(編輯參數(shù)選取)。

            設(shè)置編輯參數(shù)。

            (7)Save Preferences(保存參數(shù)選取)。

            設(shè)置保存用的參數(shù)。

          fpga相關(guān)文章:fpga是什么




          關(guān)鍵詞: FPGA ModelSim

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();